涉及的公司与行业 * **公司**：ASML (ASML.AS)，全球领先的半导体光刻设备供应商 [1][74] * **行业**：半导体设备行业，特别是光刻设备领域 [1][74] 核心观点与论据：High NA EUV的采用原因、影响与时间 * **采用原因**：High NA EUV相比低NA多重曝光技术可带来显著成本节约，新数据显示可节省**20-40%** 的成本 [2][8][30]，并简化工艺流程，例如英特尔声称**1次High NA曝光和个位数工艺步骤**可替代**3次低NA曝光和40个步骤** [40] * **具体应用层**：在逻辑芯片方面，已识别出**3个关键层**可能采用High NA；在存储芯片方面，有**2个关键层**可能采用 [2][8]，例如逻辑芯片的金属层和通孔层，存储芯片的柱状结构和接触孔 [35][36] * **技术必要性**：先进逻辑路线图确认，A10节点（2029-30年工具，2031年量产）的金属间距将低于**20nm**，若不采用High NA，则可能需要低NA三重曝光 [2][8] * **对ASML的重要性**：预计到本年代末，High NA可占ASML系统销售额的**15-20%**，并推动光刻强度份额因其他工艺（如沉积和蚀刻）成本降低而增加**3-5个百分点** [3][9][11]，这比低NA多重曝光对ASML更有利，因为后者会导致光刻份额下降 [3][9] * **采用时间线**：最新数据显示工具可用性可能在**2026年达到 >90%**，这可能触发在**2026年上半年/下半年**为A14第二代（2027-28年工具，2029年量产）下单 [2][10]，预计**2027年**High NA收入将超过**20亿欧元**，**2030年**将超过**60亿欧元** [13][14] * **对估值的影响**：ASML目前相对于美国同行的市盈率溢价约为**20%**，而其10年历史平均溢价为**86%** [4][20][23]，High NA的引入不仅对每股收益重要，还可能推动其相对溢价倍数向历史更正常的**40-60%** 水平回归 [4][17][23] 其他重要内容 * **工具成熟度与性能**：High NA工具（EXE:5000）的可用性在**2025年第三季度已达到86.3%**，高于低NA工具初始采用阶段约**80-90%** 的水平 [46]，其生产率已超过**175片/小时**，而低NA早期生产时为**125-155片/小时** [63][64] * **客户反馈与额外优势**：客户（如英特尔、IBM）反馈指出High NA除了成本优势外，还能降低缺陷密度、缩短周期时间（每减少一个掩模版可节省**1-2天**） [37][39] * **潜在挑战**：由于投影光学元件的变形特性，需要拼接技术来组合图像，这对大尺寸芯片（如GPU）至关重要，初步实验显示首次拼接已成功，效果与NA0.33相当 [65][66] * **财务预测与估值**：UBS预测ASML收入将从**2024年的282.63亿欧元**增长至**2029年的472.10亿欧元** [4][71]，稀释后每股收益从**2024年的18.79欧元**增长至**2029年的46.65欧元** [4][71]，给出**12个月目标价1030.00欧元**（基于2025年12月10日股价946.00欧元），评级为**买入** [5][73][89] * **风险提示**：宏观经济条件、半导体终端市场放缓可能影响资本设备支出，业务存在周期性波动，下一代EUV技术存在执行风险 [75]

High NA EUV光刻技术发展现状 - ASML确认高数值孔径EUV设备是未来重点 二季度财报显示一台High NA EUV收入确认拉低毛利率 但公司整体毛利率仍达53.7% [1] - 英特尔使用High NA EUV设备在一个季度内曝光超过3万片晶圆 使特定工艺层步骤从40个减少到10个以下 三星同一工艺层周期时间缩短60% 技术成熟速度远超早期低NA EUV设备 [1] 三星High NA EUV布局 - 三星确认Exynos 2600为首款2nm GAA芯片组并开始量产 目标是通过提升良率证明其晶圆代工技术可与台积电竞争 [2] - 三星正从ASML引进更多High NA EUV设备用于2nm GAA制程 尽管设备价格昂贵 但可帮助其将良率从30%提升至量产所需的70%水平 [2][4] - ASML每年仅能生产5-6台High NA EUV设备且受出口管制限制 三星计划2027年在1.4nm节点实现量产应用 [4] SK海力士技术突破 - SK海力士在M16晶圆厂组装业界首台High NA EUV光刻系统Twinscan NXE:5200B 该设备将用于下一代DRAM工艺开发并最终用于量产 [7] - 公司自2021年在10nm DRAM中引入EUV技术后持续扩大应用 High NA EUV将简化现有EUV工艺并加速下一代存储器开发 [7] - 该技术能帮助避免2-3次EUV图案化 首先用于加速DRAM原型设计 预计2030年代全面过渡至High NA EUV生产 [9] 台积电与技术替代路径 - 台积电明确A16（1.6nm）和A14（1.4nm）工艺无需采用High NA EUV设备 技术团队通过创新在1.4nm节点实现8nm分辨率而不依赖该技术 [10][11] - 公司强调只有当High NA EUV带来可衡量效益时才会采用 目前通过延长现有EUV设备寿命获得微缩优势 预计2027-2028年才可能引入 [11] - 行业出现技术架构转变 GAAFET和CFET等新型晶体管设计减少对光刻依赖 更注重蚀刻技术 High NA EUV设备单价高达4亿美元成本高昂 [14][15] 其他厂商动态 - 美光直到2025年才首次将EUV引入DRAM生产 High NA EUV采用计划尚未明确 [12] - 日本Rapidus计划2027年起在新建晶圆厂安装最多10台EUV设备（NXE:3800E型号） 未来可能引入High NA EUV [12]

High NA EUV光刻技术发展现状 - ASML确认高数值孔径EUV光刻机已实现收入 虽拉低毛利率但整体毛利率仍达53.7% [1] - 英特尔使用High NA EUV设备单季度曝光超3万片晶圆 工艺步骤从40个缩减至10个以下 [1] - 三星通过该技术使特定层周期时间缩短60% 技术成熟速度远超早期低数值孔径EUV设备 [1] 三星对High NA EUV的布局 - 三星为提升2nm GAA制程良率采购High NA EUV设备 目标将Exynos 2600芯片良率从30%提升至70%量产门槛 [2][3] - 三星计划将设备用于1.4nm工艺开发 目标2027年实现量产 [3] - 受ASML年产量限制（仅5-6台）及政府出口管制 采购数量受限 [3] SK海力士率先引入High NA EUV - 与ASML合作组装业界首台Twinscan NXE:5200B光刻机 用于DRAM原型开发及未来量产 [6] - 设备将加速下一代DRAM研发 简化现有EUV工艺并提升产品性能与成本竞争力 [6] - 此举使SK海力士超越美光、三星等竞争对手 成为行业首批采用0.55数值孔径光学系统的企业 [7] 存储行业技术路线分化 - 三星可能延迟在DRAM生产中使用High NA EUV 因成本高昂且DRAM架构将向3D DRAM演进（6F²→4F²→3D）[4] - 3D DRAM通过垂直堆叠提升密度 可使用ArF光刻技术无需EUV设备 [4] - SK海力士计划2030年代全面过渡至High NA EUV生产 设备将用于测试图案化极限及新材料开发 [8] 台积电与美光的技术选择 - 台积电明确A16（1.6nm）及A14（1.4nm）工艺无需High NA EUV设备 将通过创新延长现有EUV寿命 [11] - 台积电技术团队实现1.4nm节点无需High NA EUV（分辨率8nm vs 低NA EUV的13.5nm） 强调投资回报最大化 [11][12] - 美光2025年才首次引入EUV生产DRAM 对High NA EUV采用持更谨慎态度 [12] 其他潜在参与者 - 日本Rapidus计划2027年起使用10台EUV设备（NXE:3800E型号）生产2nm芯片 未来可能采购High NA EUV [13] - 英特尔作为首家High NA EUV客户 采购量取决于晶圆制造进展 短期可能无重大变化 [9] 行业技术演进争议 - High NA EUV设备成本高达4亿美元 厂商采用犹豫 [14] - 新兴晶体管架构（GAAFET、CFET）通过垂直堆叠减少对光刻依赖 转向侧重蚀刻技术 [14][15] - 环栅场效应晶体管（GAAFET）和互补场效应晶体管（CFET）需精确横向材料去除 推动行业关注点从光刻转向蚀刻 [15]