文章核心观点 半导体制造的未来发展重点正从晶体管尺寸微缩转向器件架构、堆叠和供电方式的革新，其中混合键合是实现3D集成的关键结构性技术[1]。该技术通过实现芯片间高密度、低损耗的垂直互连，对推动人工智能、高性能计算等先进应用至关重要，是先进封装领域增长最快的细分市场[1][2]。尽管面临工艺控制、热预算和成本等挑战，但行业正通过材料创新、设备改进和协同设计等方法持续推进，以扩展其在高带宽内存等更多领域的应用[3][6][26]。 混合键合技术的重要性与优势 - 混合键合是实现3D集成最重要的结构性推动因素，可在相同封装尺寸内实现比焊球多几个数量级的互连，同时提高信号和电源完整性[1] - 该技术对于在每个封装中集成多个芯片至关重要，能够降低内存/处理器的延迟并减少功耗[1] - 是先进封装领域增长最快的细分市场，Yole Group预计混合键合设备在2025年至2030年间将以21%的复合年增长率增长[1] - 能够实现芯片间的高带宽互连，且信号损耗可忽略不计，主要受人工智能、高性能计算等需求推动[1] - 取代微凸点键合具有诸多电气优势，包括更低的电阻、电容和功耗，能显著降低寄生效应，提高电气性能和电源效率[8] - 可以将互连间距从铜微凸点的35µm大幅提升至10µm甚至更小[8] - 对于高带宽存储器，关键驱动因素在于通过消除多个DRAM之间的凸点来减小厚度[8] 技术发展现状与挑战 - 混合键合技术已在一些高端应用中得到应用，如CMOS图像传感器、高性能计算的SRAM/处理器堆叠和多层3D NAND器件[2][24] - 技术仍需改进键合界面质量，使键合铜互连的性能如同在同一芯片上制造而成[1] - 主要工艺挑战包括：需要无颗粒表面、在300mm晶圆上实现纳米级铜凹陷以及控制晶圆变形以实现晶圆间50nm的对准精度[1] - 难以满足高带宽内存堆叠所需的低热预算和成本效益要求，因此领先的HBM制造商很可能在HBM4中继续采用微凸块技术[3] - 当前混合键合工艺成本较高，尤其在耗时的退火步骤、芯片间键合所需的缓慢拾取放置以及步骤间过长的排队时间等方面，可能导致键合界面引入有害水分[3] - 晶圆对晶圆技术存在两个严重局限性：芯片尺寸必须完全相同，且无法在键合过程中移除不合格的芯片[8] 关键工艺进展与解决方案 - 行业正致力于将目前量产芯片上采用的9µm铜-铜连接，扩展到2µm甚至更小，这始终是所有领先代工厂发展路线图上的重点方向[2] - 减少高温加工需求的一种方法是沉积纳米孪晶铜，因其具有<111>择优晶粒取向，特别适用于细间距混合键合，可以在约200°C下进行退火，而传统铜-铜键合通常在约400摄氏度下进行[3] - 除了退火，用于沉积SiCN或SiO2介电层的PECVD工艺通常在约350°C下进行，一种可能的解决方案是使用SiC靶材和氮气反应气体进行溅射，可以在低于250°C的温度下沉积SiCN[3] - 控制加工过程中的污染至关重要，工程师们正转向等离子切割技术，以帮助降低单晶加工过程中的颗粒物含量，该技术产生微裂纹和芯片边缘崩裂的可能性也大大降低[4] - 化学机械抛光是混合键合中最关键的步骤，需要确保整个晶圆上的铜凹陷从中心到边缘都均匀一致，通常关注5纳米或更小的凹陷[15] - imec研究团队提出沉积一层薄的无机保护层，以屏蔽键合区域在后续工艺步骤中受到的影响，该保护层有助于将铜凹槽深度维持在2纳米以内[16] - 应用材料公司的研究发现，牺牲层TiN可以保持铜的凹陷轮廓，同时消除与薄芯片翘曲相关的芯片边缘分层，使用TiN后，芯片边缘的开尔文接触电阻测量值保持在规格范围内[20] 芯片到晶圆与晶圆到晶圆键合对比 - 芯片到晶圆键合的优势包括：只有已知质量合格的芯片才能进行键合，可以使用任何尺寸的芯片，设计灵活，可一次性键合多个芯片[9][10] - 芯片到晶圆键合的劣势包括：存在芯片边缘效应、分割带来的污染、由于逐个对准导致的组装速度慢[10] - 晶圆到晶圆键合的优势包括：高吞吐量、已在量产中得到验证的技术[10] - 晶圆到晶圆键合的劣势包括：芯片尺寸必须相同、存在良率损失、难以控制晶圆翘曲[10] - 业界已经实现了400nm的晶圆到晶圆键合，而芯片到晶圆键合的间距已达到2µm[9] 对芯片设计与产业链的影响 - 混合键合是业界提前规划2.5D和3D优化这一更大趋势的一部分，需要多芯片协同设计，从根本上改变了芯片设计思路，使其从单芯片思维转变为真正的系统级多芯片协同设计方法[4][5] - 设计人员必须重新思考早期架构探索、芯片间布局规划、电源和散热分配以及芯片间接口规划，这增加了对三维时序分析、提取、验证和签核的需求[5] - Synopsys开发了一种超紧凑的芯片间I/O解决方案，针对2.5D、3D和SoIC封装进行了优化，I/O单元可安装在混合键合凸点间距内，从而实现堆叠芯片之间的高带宽、低延迟和节能型垂直互连[5] - 混合键合需要晶圆制造设备之间更紧密的集成，例如铜填充、化学机械抛光、拾取放置和退火等工艺，因为所有键合前的步骤都会影响晶圆的形貌，进而影响套刻精度、良率和可靠性[6] 未来应用前景与研究方向 - 混合键合有望在未来实现更紧凑的HBM模块、3D DRAM和物联网设备[2] - 为了准备将混合键合技术应用于HBM，低热预算薄膜可能会得到广泛应用，如溅射SiCN或纳米孪晶铜，这些薄膜可在较低温度下退火，但还需要进行更多可靠性研究才能在生产中得到应用[26] - 设备制造商和代工厂正在携手合作，以提高工艺吞吐量并缩短活化和键合步骤之间的等待时间[24] - 牺牲性无机薄膜在各种组装工艺中保持介质层和铜焊盘表面清洁方面可能发挥越来越重要的作用[24]

文章核心观点 - 半导体制造业的发展重点正从晶体管尺寸微缩转向器件构建、堆叠和供电方式的革新，其中混合键合技术是实现3D集成最关键的结构性推动因素之一 [2] - 混合键合技术通过实现芯片间高密度、高性能的垂直互连，对人工智能、高性能计算等先进芯片架构至关重要，是先进封装领域增长最快的细分市场，预计2025至2030年设备市场复合年增长率将达21% [2] - 该技术虽已在高端应用中得到验证，但要实现大规模量产并拓展至更广泛领域（如高带宽内存），仍需克服工艺温度、成本、缺陷控制、设计方法等一系列重大挑战 [3][4][6] --- 混合键合技术的优势与重要性 - **电气性能优势**：与传统的微凸点键合相比，混合键合能显著降低电阻、寄生电容引起的延迟和功耗，提高信号完整性、电源效率和热性能 [3][9] - **互连密度与尺寸**：该技术可将互连间距从微凸点的35µm大幅缩小至10µm甚至更小，实现极高密度的垂直互连 [9]。对于高带宽存储器，其关键驱动因素之一是能通过消除凸点来减小堆叠厚度 [9] - **市场增长驱动力**：在人工智能、高性能计算等需求的推动下，混合键合是实现高带宽、低延迟互连的关键，Yole Group预计其设备市场在2025至2030年间将以21%的复合年增长率增长 [2] 混合键合的技术挑战 - **工艺温度与材料**：传统的铜-铜键合退火温度约为400°C，而高带宽内存等应用需要更低的热预算 [5]。采用纳米孪晶铜可在约200°C下实现退火，溅射SiCN介电层则可在低于250°C的温度下沉积 [5] - **成本与吞吐量**：当前技术难以满足高带宽内存所需的成本效益要求，尤其是在耗时的退火、缓慢的芯片拾取放置以及步骤间过长的排队时间等方面 [4][22] - **缺陷与污染控制**：实现无缺陷的原子级接触要求极洁净的环境，任何表面颗粒都可能导致成簇的开路缺陷 [15][24]。等离子切割技术有助于降低单晶加工过程中的颗粒物含量 [6] - **对准精度与形貌控制**：需要实现晶圆间极高的对准精度（50nm至200nm），并严格控制晶圆变形、翘曲以及化学机械抛光后的表面平坦化（要求形貌差异小于0.5nm RMS） [2][15][16] 晶圆对晶圆与芯片对晶圆键合对比 - **晶圆对晶圆**：技术更成熟，已实现400nm的键合间距，能满足更严格的套刻精度要求，但要求键合芯片尺寸完全相同，且无法在键合前剔除不合格芯片，存在良率损失风险 [9][10][12] - **芯片对晶圆**：允许使用已知合格芯片，设计灵活性高，可一次性键合多个不同尺寸的芯片，但面临芯片边缘效应（如分层）、切割带来的污染以及逐个对准导致的组装速度慢等挑战 [10][12]。目前芯片对晶圆键合的间距已达到2µm [11] 关键工艺步骤与改进方向 - **核心流程**：典型流程包括沉积介电层（如SiCN）、刻蚀通孔、沉积阻挡层和铜籽晶、电镀铜、化学机械抛光、清洗、等离子体活化、对准键合以及高温退火 [14][16] - **化学机械抛光的核心地位**：化学机械抛光是决定键合良率的最关键步骤，需要确保整个晶圆上铜凹陷的均匀性（通常关注5纳米或更小的凹陷），并防止介质层被过度侵蚀 [15][17] - **表面活化与键合**：键合前需通过等离子体处理活化介电层表面，形成高活性位点以提高粘附性，键合过程由表面化学反应驱动，在室温下快速推进 [16] - **保护层与释放层**：沉积薄的无机保护层（如TiN）可保护键合界面在后续工艺中免受水、化学物质的影响，并将铜凹槽深度维持在2纳米以内 [17][18][22]。无机释放层支持更高工艺温度和超薄层转移 [22] 对芯片设计与产业生态的影响 - **设计范式转变**：混合键合要求从单芯片设计思维转变为真正的系统级多芯片协同设计，需要对整个堆叠的架构、布局、电源散热及接口进行联合优化 [6][7] - **设计工具需求**：增加了对三维时序分析、提取、验证和签核的需求，因为对单个芯片的决策会直接影响整个堆叠的性能和可靠性 [7] - **产业链协作**：该技术需要晶圆制造设备（如铜填充、化学机械抛光、拾取放置、退火）之间更紧密的集成，因为所有键合前的步骤都会影响最终键合质量 [7] 应用现状与未来展望 - **当前应用**：已成功应用于CMOS图像传感器、高性能计算的SRAM/处理器堆叠以及多层3D NAND器件 [3][9][25] - **在高带宽内存领域的挑战**：由于对低热预算和成本的高要求，领先的高带宽内存制造商很可能在HBM4中继续采用微凸块技术，混合键合在该领域的应用仍需更多可靠性研究 [4][26] - **未来方向**：行业正致力于提高工艺吞吐量、缩短活化与键合间的等待时间，并探索低热预算材料（如溅射SiCN、纳米孪晶铜）的应用，以拓展混合键合在更紧凑的高带宽内存模块、3D DRAM等领域的应用 [3][25][26]