HBM行业现状与混合键合技术背景 - HBM已成为AI加速器领域的关键组件，紧贴GPU核心，通过热压键合堆叠而成，工艺成熟但面临高度瓶颈 [1] - JEDEC标准封装高度上限为775微米，需容纳基底与16层核心芯片，现有热压键合工艺难以满足需求 [1] - 混合键合技术通过消除凸块，使铜表面直接原子级连接，带来更低的连接电阻、更紧凑的层间距、更短的信号路径和更优的散热表现 [1] - 混合键合在图像传感器和台积电3D V-Cache中已验证，但应用于16至20层DRAM堆叠的HBM时难度成倍放大，当前良率仅约10%，商业化需跨过60%门槛 [2] 主要存储厂商的战略布局 - SK海力士作为HBM市场霸主，全球市占率超70%，其HBM收入占DRAM总销售额超40%，2026年产能已被提前锁定 [4] - SK海力士提前导入混合键合技术以进行防守，首次采购量产型混合键合系统，价格约200亿韩元，并计划引入韩华半导体设备进行验证 [4] - 三星选择在HBM4上直接推进混合键合，而非跟随SK海力士的MR-MUF路线，因其在HBM封装上已落后近两年 [4] - 三星宣称混合键合相比传统TC键合热阻可降低20%以上，12层和16层HBM运行时基体芯片温度可降低超11% [5] - 三星正评估子公司Semes的混合键合设备以内部化生产，但Semes设备质量目前仍落后于Besi，三星同时需押注外部设备 [5] 行业标准变化及其影响 - JEDEC正讨论将HBM高度标准从775微米放宽至约900微米，新标准预计从第七代HBM4E开始生效 [7] - 标准放宽使得用现有TC键合设备堆叠更多层变得可行，可能延迟混合键合技术的引入时间 [7] - 英伟达和亚马逊AWS计划采用台积电SoIC先进封装方案，该方案会增加整体封装厚度，为GPU生态系统在HBM高度规格上留出更多空间 [7] - HBM4的焊盘间距在10微米临界点附近，此间距下混合键合成本竞争力难以超越微凸块方案 [7] 核心设备厂商的竞争态势 - Besi是混合键合热潮的主要受益者，其混合键合业务收入预计从2023年的3600万欧元飙升至2026年的4.76亿欧元，届时将占公司总营收约三分之一 [8] - JEDEC标准变化消息导致Besi股价盘中跌幅一度超19%，此前一年该股上涨58%，五年累计涨幅超200% [8] - Besi随后因收到多方收购接触（包括Lam Research和应用材料）而股价大涨逾10% [8] - 分析师指出JEDEC标准变化更可能改变混合键合采用曲线而非终结该技术，UBS认为在更高层数时其性能和散热优势仍不可绕开 [8] - Besi在TC键合和高精度贴片设备市场也占有一席之地，但增速预计将放缓 [9] 其他设备厂商的发展策略 - 韩美半导体在全球HBM TC键合机市场份额高达71.2%，是SK海力士的几乎独家大客户，美光也已开始下单 [9] - JEDEC标准变化延长了韩美现有TC键合业务的生命周期，其展示了专为HBM5、HBM6打造的新型宽幅TC键合机，并计划填补混合键合延迟带来的市场空白 [9] - 韩美半导体投入超500亿韩元建设混合键合生产线，计划2027年推出用于HBM的混合键合机，2028年推出用于SoC的版本 [10] - 韩华半导体与Prodrive合作开发了第二代混合键合机SHB2 Nano，精度达±100纳米，但面临合作开发成本高和市场不确定性的挑战 [11] - 应用材料通过持有Besi约9%股权并联合开发Kynex D2W混合键合在线系统，已进入台积电产线量产，并借此进入SK海力士和三星供应链 [11] - K&S在2026财年预计其TCB业务将环比增长约70%，同时加速推进混合键合研发项目，采取TCB先发力、混合键合并行研发的策略 [12] 潜在新进入者与行业未来 - ASML已开始设计混合键合设备整体架构，并与Prodrive Technologies和VDL-ETG合作，其High-NA EUV系统套刻精度达0.7纳米，在技术上具备高可行性 [14][15] - ASML的CTO确认了堆叠制程设备的真实需求，但CEO坦言混合键合业务在2030年前对公司营收产生显著影响的概率较低 [14] - 业内人士评价，ASML的混合键合机一旦面世将立即改变现有竞争格局 [15] - 混合键合在HBM量产线上大规模导入预计指向HBM5（20层堆叠），时间窗口落在2028至2030年前后 [17] - 英伟达的需求是关键变量，三星与SK海力士已开始向其送测基于混合键合的HBM3E样品，若英伟达提出跳跃式要求，行业节奏可能被迫提前 [17] - 良率、标准及英伟达需求任一变量偏移都可能导致混合键合量产时点后移，但混合键合方向已无悬念，设备厂商需在节奏上做出选择 [18]

文章核心观点 - 半导体行业的竞争焦点正从追求单一工艺节点的晶体管密度，转向谁能将来自不同来源的异质硅片最佳地集成到单一封装产品中，即先进封装技术成为新的战略制高点[4] - 英特尔在先进封装领域（特别是其Foveros 3D封装技术）已取得全球领先地位，这构成了其在制程技术落后背景下的潜在结构性优势，并已获得英伟达等关键客户的认可[1][43] - 通过采用芯粒（Chiplet）设计和混合键合等先进封装技术，可以显著提升芯片良率、降低设计制造成本、实现功能模块的最佳工艺节点选择，并增强供应链韧性[7][25][28] 行业范式转变：从制程竞赛到系统集成 - 传统上，半导体行业以晶体管密度和制程节点为衡量标准，但现代复杂芯片（如CPU、GPU、I/O控制器）对晶体管特性需求各异，单一先进节点制造整颗芯片成本过高，在3nm制程下设计一颗芯片的成本超过5亿美元[3] - 行业新范式是基于芯粒的异构集成，将不同功能模块拆分，各自采用最适合的工艺节点制造，再通过先进封装技术集成，类似用不同材料（钢材、木材）建造房屋，在保证性能的同时优化成本[3][7] - 先进封装市场正在快速增长，2024年市场规模为460亿美元，预计到2030年将达到794亿美元，年复合增长率为9.4%，其中高性能封装细分市场增速最快，年复合增长率达23%[1][37] 英特尔的核心封装技术：Foveros 演进与优势 - 英特尔的Foveros 3D封装技术自2018年以来已发展五代，互连密度提升30倍，能效提高3倍，其最新一代Foveros Direct采用铜-铜混合键合技术[11] - Foveros Direct 第一代（预计2026年上半年量产）键合间距为9微米，互连密度超过每平方毫米12,000个连接，每比特能耗低于0.05皮焦耳，已接近芯片内互连（约0.1皮焦耳/比特）的性能水平[1][9][15] - 与传统的微凸点键合相比，铜-铜混合键合的热阻降低了约65%（从约4.2 mm²·K/W降至约1.2 mm²·K/W），有助于解决3D堆叠的散热难题[18] - 除了高性能的Foveros Direct，公司还提供成本优化变体Foveros-R和Foveros-B，以及用于2.5D封装的EMIB技术，后者成本比台积电的CoWoS低30-40%[12][15][27] 产品验证：混合架构的现实应用 - Panther Lake处理器（计划2025年底出货）是混合架构理念的体现，在一个封装内集成了来自两家代工厂（英特尔和台积电）四个不同工艺节点的芯粒，包括英特尔18A的计算模块、英特尔3的小GPU、台积电N3E的大GPU以及台积电N6的平台控制器[19][20] - 在Panther Lake中，超过70%的芯片面积由英特尔自主研发，这与前几代产品不同，小型GPU采用英特尔3工艺可作为其代工厂GPU制造的学习平台[22] - 即将推出的服务器处理器Clearwater Forest（计划2026年上半年量产）将芯粒逻辑发挥到极致，采用17个芯粒（12个计算芯粒、3个基础芯粒、2个I/O芯粒）通过Foveros Direct集成，每个芯粒可单独测试以提升总体良率[26] 芯粒与先进封装的经济性优势 - 采用小面积芯粒可大幅提升良率并降低成本，例如在缺陷率为0.1%/mm²的假设下，50 mm²芯粒的良率约为95.1%，而达到光罩极限的800 mm²单芯片良率仅为约44.9%，意味着超过55%的硅片被浪费[25][26] - 在5nm工艺下，对于800 mm²的单芯片系统级芯片，缺陷成本占总制造成本的50%以上，而芯粒设计可将设计成本分摊到可重用的模块上，使芯片成本在考虑封装开销前降低25-50%[25][27] - 模块化设计允许I/O等模块在不同产品代际间复用，GPU等计算模块也可在同一封装平台上灵活配置，提高了设计灵活性和复用性，如AMD的MI300系列所示[27] 竞争格局：英特尔、台积电与三星 - 根据Yole Group数据，英特尔在2024年先进封装营收排名全球第一[1] - 台积电在产能和量产时间上领先，其CoWoS产能预计在2025年底达到每月8万片，目标2026年底达每月13万片；其SoIC-X混合键合技术自2022年已开始量产，领先英特尔约3-4年[32][33] - 三星在3D混合键合逻辑芯片商用化方面落后，尚未推出商用产品，其代工厂市场份额仅为5.9%，远低于台积电的35.3%[33] - 英特尔的核心优势在于其作为集成器件制造商的独特定位：能够自主设计芯片、进行晶圆制造、拥有广泛的封装组合、为外部代工厂芯片提供封装服务，并运营美国唯一的高产能3D封装工厂（新墨西哥州Fab 9，投资超35亿美元）[32][36][43] 市场需求与客户认可 - 市场对先进封装需求旺盛，台积电的CoWoS产能已完全排满至2026年[1][36] - 英伟达已承诺向英特尔投资50亿美元（相当于4-5%股权），专注于封装合作，共同开发系统级芯片，计划在2027年末或2028年初交付[1][36] - 其他主要客户还包括微软、谷歌、Meta和特斯拉，它们均与英特尔在先进封装方面有合作或订单[36] - 由英特尔发起的UCIe（通用芯粒互连）标准拥有超100家支持者，其3.0版本传输速率达64 GT/s，促进了芯粒生态的开放，使封装服务独立于代工厂成为可能[36] 未来产品路线图 - Clearwater Forest：计划2026年上半年量产，采用英特尔18A、英特尔3、英特尔7三种工艺，17个芯粒，Foveros Direct + EMIB封装，能效相比第二代至强处理器提升3.5倍[31][41] - Panther Lake：计划2026年推出，采用四工艺节点、两家代工厂，Foveros-S 2.5D封装，NPU算力达50 TOPS[41] - Diamond Rapids：目标2026年中后期推出，采用英特尔18A工艺，最多192个性能核心，支持PCIe 6.0和CXL 3.0[39][41] - Nova Lake：计划2026年下半年推出，计算模块采用台积电N2工艺，表明英特尔将继续混合代工厂模式[39][41] - 与英伟达合作的系统级芯片：计划2027年末/2028年初交付，价值50亿美元的交易主要聚焦封装[41]

文章核心观点 - 半导体制造业的发展重点正从晶体管尺寸微缩转向器件构建、堆叠和供电方式的革新，其中混合键合技术是实现3D集成最关键的结构性推动因素之一 [2] - 混合键合技术通过实现芯片间高密度、高性能的垂直互连，对人工智能、高性能计算等先进芯片架构至关重要，是先进封装领域增长最快的细分市场，预计2025至2030年设备市场复合年增长率将达21% [2] - 该技术虽已在高端应用中得到验证，但要实现大规模量产并拓展至更广泛领域（如高带宽内存），仍需克服工艺温度、成本、缺陷控制、设计方法等一系列重大挑战 [3][4][6] --- 混合键合技术的优势与重要性 - **电气性能优势**：与传统的微凸点键合相比，混合键合能显著降低电阻、寄生电容引起的延迟和功耗，提高信号完整性、电源效率和热性能 [3][9] - **互连密度与尺寸**：该技术可将互连间距从微凸点的35µm大幅缩小至10µm甚至更小，实现极高密度的垂直互连 [9]。对于高带宽存储器，其关键驱动因素之一是能通过消除凸点来减小堆叠厚度 [9] - **市场增长驱动力**：在人工智能、高性能计算等需求的推动下，混合键合是实现高带宽、低延迟互连的关键，Yole Group预计其设备市场在2025至2030年间将以21%的复合年增长率增长 [2] 混合键合的技术挑战 - **工艺温度与材料**：传统的铜-铜键合退火温度约为400°C，而高带宽内存等应用需要更低的热预算 [5]。采用纳米孪晶铜可在约200°C下实现退火，溅射SiCN介电层则可在低于250°C的温度下沉积 [5] - **成本与吞吐量**：当前技术难以满足高带宽内存所需的成本效益要求，尤其是在耗时的退火、缓慢的芯片拾取放置以及步骤间过长的排队时间等方面 [4][22] - **缺陷与污染控制**：实现无缺陷的原子级接触要求极洁净的环境，任何表面颗粒都可能导致成簇的开路缺陷 [15][24]。等离子切割技术有助于降低单晶加工过程中的颗粒物含量 [6] - **对准精度与形貌控制**：需要实现晶圆间极高的对准精度（50nm至200nm），并严格控制晶圆变形、翘曲以及化学机械抛光后的表面平坦化（要求形貌差异小于0.5nm RMS） [2][15][16] 晶圆对晶圆与芯片对晶圆键合对比 - **晶圆对晶圆**：技术更成熟，已实现400nm的键合间距，能满足更严格的套刻精度要求，但要求键合芯片尺寸完全相同，且无法在键合前剔除不合格芯片，存在良率损失风险 [9][10][12] - **芯片对晶圆**：允许使用已知合格芯片，设计灵活性高，可一次性键合多个不同尺寸的芯片，但面临芯片边缘效应（如分层）、切割带来的污染以及逐个对准导致的组装速度慢等挑战 [10][12]。目前芯片对晶圆键合的间距已达到2µm [11] 关键工艺步骤与改进方向 - **核心流程**：典型流程包括沉积介电层（如SiCN）、刻蚀通孔、沉积阻挡层和铜籽晶、电镀铜、化学机械抛光、清洗、等离子体活化、对准键合以及高温退火 [14][16] - **化学机械抛光的核心地位**：化学机械抛光是决定键合良率的最关键步骤，需要确保整个晶圆上铜凹陷的均匀性（通常关注5纳米或更小的凹陷），并防止介质层被过度侵蚀 [15][17] - **表面活化与键合**：键合前需通过等离子体处理活化介电层表面，形成高活性位点以提高粘附性，键合过程由表面化学反应驱动，在室温下快速推进 [16] - **保护层与释放层**：沉积薄的无机保护层（如TiN）可保护键合界面在后续工艺中免受水、化学物质的影响，并将铜凹槽深度维持在2纳米以内 [17][18][22]。无机释放层支持更高工艺温度和超薄层转移 [22] 对芯片设计与产业生态的影响 - **设计范式转变**：混合键合要求从单芯片设计思维转变为真正的系统级多芯片协同设计，需要对整个堆叠的架构、布局、电源散热及接口进行联合优化 [6][7] - **设计工具需求**：增加了对三维时序分析、提取、验证和签核的需求，因为对单个芯片的决策会直接影响整个堆叠的性能和可靠性 [7] - **产业链协作**：该技术需要晶圆制造设备（如铜填充、化学机械抛光、拾取放置、退火）之间更紧密的集成，因为所有键合前的步骤都会影响最终键合质量 [7] 应用现状与未来展望 - **当前应用**：已成功应用于CMOS图像传感器、高性能计算的SRAM/处理器堆叠以及多层3D NAND器件 [3][9][25] - **在高带宽内存领域的挑战**：由于对低热预算和成本的高要求，领先的高带宽内存制造商很可能在HBM4中继续采用微凸块技术，混合键合在该领域的应用仍需更多可靠性研究 [4][26] - **未来方向**：行业正致力于提高工艺吞吐量、缩短活化与键合间的等待时间，并探索低热预算材料（如溅射SiCN、纳米孪晶铜）的应用，以拓展混合键合在更紧凑的高带宽内存模块、3D DRAM等领域的应用 [3][25][26]

经济与政策要闻 - 2025年税务部门全年征收各项税费33.1万亿元，其中未扣除出口退税的税收收入17.8万亿元，同比增长2.7%，支持科技创新和制造业发展的主要优惠政策减税降费退税超2.8万亿元 [2] - 国资委下一步将聚焦国有资本“三个集中”，以重组整合为抓手，扎实推进国有经济布局优化和结构调整，加快建设更多世界一流企业 [2] - 2025年全国移民管理机构共查验出入境人员6.97亿人次，同比上升14.2%，创历史新高，其中外国人8203.5万人次，同比上升26.4% [2] - 2025年四季度末，金融机构人民币各项贷款余额同比增长6.4%，其中本外币工业中长期贷款同比增长8.4%，不含房地产业的服务业中长期贷款余额同比增长9.4% [2] - 2025年电信业务收入累计完成1.75万亿元，比上年增长0.7%，云计算、大数据、数据中心等新兴业务收入达到4508亿元，比上年增长4.7% [2] - 2025年香港私人住宅售价指数同比上涨3.25%，为2021年以来首次年度增长，来自内地的投资者在香港购买住宅物业的金额达到1380亿港元的纪录新高 [2] - 2026年1月美国消费者信心指数意外从94.2降至84.5，为2014年5月以来最低水平 [2] - 2025年11月全球经贸摩擦指数为101，处于高位，欧盟、美国和韩国的指数位居前三，电子行业经贸摩擦指数居首 [5] 重要公司动态 - 泡泡玛特计划与美国商业地产集团Simon合作，在全美超过20家购物中心新增线下门店 [5] - 康宁与Meta签订数据中心光纤电缆供应协议，金额最高可达60亿美元 [5] - 供销大集与瑞幸咖啡签署战略合作协议，将共同推动高品质咖啡消费体验下沉至县域乡镇 [5] - 阿斯麦2025年第四季度净利润为28.4亿欧元，营收为97.18亿欧元，并宣布将在2028年底前回购总额高达120亿欧元的股票 [5] - 昊华能源预计2025年度实现归属于母公司所有者的净利润4.19亿元到5.69亿元，同比减少59.55%到45.08%，主要系煤炭市场价格大幅下行影响 [5] 银行业基金持仓分析 - 2025年末主动偏股型基金重仓A股总市值1.61万亿元，其中配置银行板块303.67亿元，占比1.89%，仓位环比25Q3上升0.07个百分点 [6] - 从子板块看，2025年末国有行、股份行、城商行、农商行主动基金重仓市值分别为50.6亿、97.3亿、125.5亿、30.3亿元，其中国有行、股份行和农商行仓位环比分别提高0.09、0.02、0.01个百分点，城商行环比下降0.04个百分点 [6] - 前五大重仓银行合计占比57.6%，集中度环比下降3.22个百分点，四季度有23家银行仓位环比上升，15家银行仓位环比下降 [7] - 截至2025年末，样本ETF持有银行市值占股票ETF净值的6.73%，环比上升0.1个百分点，但截至2026年1月23日，该比例降至5.64%，较年初下降1.08个百分点 [7] - 2025年末北向资金持有银行股数量160.27亿股，环比减少13.75亿股，持有银行股市值1772.6亿元，占上市银行自由流通市值比例为5.86%，较上季度末下降0.21个百分点 [8] - 预计2026年宏观政策靠前发力，银行负债成本有望改善，息差有望阶段性企稳，基本面有望维持平稳，目前上市银行平均股息率升至约4.4%，部分银行股息率接近6% [8][9] 乳制品行业周期展望 - 本轮奶价调整周期已历经7年，其中奶价下降5年，主要由产能过度扩张及需求走弱导致，判断调整周期接近尾声 [11] - 2024年国内奶牛存栏量降至630万头，同比下降4.55%，原料奶产量4079万吨，同比下降2.8%，但奶牛单产持续提升，2024年平均单产达9.9吨 [12] - 价格倒挂使进口乳制品数量减少，2025年6月新西兰原料奶粉进口完税价比国内高每吨2022元，2024年12月乳制品累计净进口量较21年12月减少35.31% [12] - 折算后的我国原奶总供给由2021年高点的5901万吨回落至24年的5514万吨，同比回落约4%，推测未来原奶及乳制品总供给量保持稳定略收缩 [13] - 2024年国内人均奶类消费量12.6千克，同比下降4.55%，长期看我国乳制品需求仅为世界平均水平的三分之一，消费结构呈现多元化趋势 [14] - 2025年5月中旬起全国乳企喷粉量已显著下降，散奶价格持续走高，宁夏部分牧场散奶价格已从24年的2.1-2.2元/公斤上涨至3.5-3.7元/公斤 [14] - 预计26年原奶价格能够有所回升，中期原奶价格进入趋势性向上的上升周期，建议关注伊利股份、蒙牛乳业、新乳业等公司 [15] 混合键合设备与半导体行业 - 混合键合通过铜-铜直接键合实现10μm以下的超精细间距互连，在互连密度、带宽、能效和单位互连成本上带来数量级提升，是支撑3D堆叠与异构集成的关键突破 [16] - 混合键合技术正从先进选项转变为AI时代的核心基础设施，在HBM4/5与高端AI芯片将率先规模应用，相关设备需求预计在2030年前实现数倍增长 [17] - 混合键合设备市场呈现“海外主导、国产突破”格局，荷兰BESI占据全球约70%份额，中国设备商如拓荆科技、百敖化学、迈为股份正加速追赶并实现突破 [18] - BESI的旗舰产品Datacon 8800 CHAMEO ultra plus AC能实现100nm的对准精度与2000 CPH的吞吐量，其先进封装业务毛利率超过65% [19] - 混合键合技术是后摩尔时代突破算力瓶颈的关键使能技术，需求正由AI/HPC和HBM的爆发式增长强力驱动，国产替代机遇明确，受益标的包括拓荆科技、百傲化学、迈为股份等 [20] 东兴证券金股推荐 - 东兴证券研究所2026年度金股推荐包括：金银河(300619.SZ)、华测导航(300627.SZ)、中科海讯(300810.SZ)、浙江仙通(603239.SH)、安井食品(603345.SH)、火炬电子(603678.SH)、国力电子(688103.SH)、金山办公(688111.SH) [4]

经济要闻 - 2025年全国规模以上工业企业实现利润总额73982.0亿元人民币，比上年增长0.6%，扭转了连续三年下降态势，12月当月利润由11月同比下降13.1%转为增长5.3% [2] - 2025年主要行业利润分化显著：黑色金属冶炼和压延加工业利润比上年增长3.0倍，有色金属冶炼和压延加工业增长22.6%，计算机、通信和其他电子设备制造业增长19.5%，而煤炭开采和洗选业下降41.8%，石油和天然气开采业下降18.7% [2] - 美国宣布对韩国汽车、木材、药品的进口关税以及其他“对等关税”的税率将从15%提高至25% [2] 重要公司资讯 - 英伟达向CoreWeave投资20亿美元，以帮助其到2030年增加超过5GW AI计算能力，双方计划共同建设数据中心，英伟达将首次单独销售CPU芯片，直接挑战英特尔和AMD [5] - 微软推出第二代自研AI芯片“Maia 200”，正进入其位于爱荷华州的大型AI数据中心，下一步将转向凤凰城地区进行大规模部署 [5] - 安踏体育拟以15.06亿欧元（约122.78亿元人民币）购买4301.48万股PUMA SE普通股，占其全部已发行股本约29.06% [5] - 阿里巴巴发布旗舰推理模型Qwen3-Max-Thinking，总参数量超万亿（1T），预训练数据量高达36T Tokens，在19个大模型基准测试中刷新多项最佳表现纪录，整体性能可媲美GPT-5.2-Thinking-xhigh等顶级模型 [5] - 比亚迪与埃克森美孚签署长期战略合作备忘录，重点围绕新能源混动技术领域的定制化产品研发、技术协同与标准共建深化合作 [5] 东兴证券金股推荐 - 东兴证券研究所2026年度金股包括：金银河(300619.SZ)、华测导航(300627.SZ)、中科海讯(300810.SZ)、浙江仙通(603239.SH)、安井食品(603345.SH)、火炬电子(603678.SH)、国力电子(688103.SH)、金山办公(688111.SH) [4] 乳制品行业周期展望 - 本轮奶价调整周期已持续约7年，其中下降时间约5年，主要由乳企自建奶源产能过度扩张及疫情后需求走弱导致的供需失衡所致，判断调整周期已接近尾声 [6] - 2024年国内奶牛存栏量降至630万头，同比下降4.55%，原料奶产量4079万吨，同比下降2.8%，牧场长期亏损导致退出增加，2025年牛肉价格回升进一步推动存栏去化 [7] - 2024年平均奶牛单产达9.9吨，年复合增长率4.51%，规模化牧场单产高达11.9吨，单产提升推动截至2025年9月牛奶产量同比略有增长0.65% [7] - 价格倒挂导致进口乳制品数量减少，2025年6月新西兰原料奶粉进口完税价折人民币每吨28752元，比国内价格每吨高2022元，2024年12月估算乳制品累计净进口量约1435万吨，较2021年12月减少35.31% [7] - 折算后的中国原奶总供给由2021年历史高点的5901万吨回落至2024年的5514万吨，同比回落约4%，推测未来原奶产量有望回落，且乳制品净进口可能进一步减少，预计2025-2026年总供给量保持稳定略收缩 [8] - 2024年国内人均奶类消费量12.6千克，同比下降4.55%，长期看中国乳制品需求仅为世界平均水平的三分之一，与膳食指南建议量存在较大差距，消费结构呈现多元化，奶粉和奶酪等高端产品逆势增长，农村市场成为重要增长点 [9] - 预计2025年全国奶类消费量5506万吨，比上年下降3.3%，2029年消费量达6354万吨，2025-2029年复合年增长率3.65% [9] - 2025年5月中旬起全国乳企喷粉量已显著下降，散奶价格持续走高，宁夏部分牧场散奶价格已从2024年的2.1-2.2元上涨至3.5-3.7元，预计2026年原奶价格能够有所回升，中期进入趋势性上升周期 [10][11] - 建议关注伊利股份，预计蒙牛乳业、新乳业等公司也有望受益 [11] 混合键合设备行业分析 - 混合键合是后摩尔时代突破算力瓶颈的关键使能技术，通过铜-铜直接键合实现10μm以下的超精细间距互连，在互连密度、带宽、能效和单位互连成本上带来数量级提升，是支撑3D堆叠与异构集成的关键 [12] - 混合键合技术正从先进选项转变为AI时代的核心基础设施，在HBM5和台积电SoIC等高端应用中规模落地，相关设备需求预计在2030年前实现数倍增长 [13] - 混合键合设备市场呈现“海外主导、国产突破”格局，荷兰BESI占据全球约70%份额，中国设备商如拓荆科技已推出首台量产级设备并获得重复订单，百敖化学、迈为股份的设备已交付客户进入产业化验证阶段 [14] - BESI作为全球领导者，其旗舰产品Datacon 8800 CHAMEO ultra plus AC能实现100nm的对准精度与2000 CPH的吞吐量，先进封装业务毛利率超过65%，增长引擎已成功切换至AI驱动的新范式 [14][15] - 混合键合需求正由AI/HPC和HBM的爆发式增长强力驱动，国产替代机遇明确，受益标的包括拓荆科技、百傲化学、迈为股份等 [16]

公司评级与核心观点 - 东海证券给予拓荆科技"买入"评级 [1] 公司市场地位与业绩表现 - 公司是国内半导体薄膜沉积设备龙头企业 [1] - 公司业绩高速增长，印证了其行业领先地位 [1] 业务增长驱动力 - 公司把握先进制程与三维集成趋势，薄膜沉积业务持续高增长 [1] - 公司前瞻布局先进键合及配套量检测设备，开启未来成长新空间 [1]

硅通孔(TSV)技术概述 - 硅通孔是现代三维集成电路技术的基础技术之一，提供垂直互连，穿过硅片连接堆叠芯片，形成短而低延迟的信号路径 [1] - 该技术涉及TSV间距、寄生参数、堆叠芯片、先进封装、混合键合、中介层、微凸块和可靠性等基本概念 [1] TSV结构与制造 - TSV本质上是一种垂直金属塞，通常由铜制成，嵌入硅芯片的厚度方向 [3] - 经典制造流程包括深反应离子刻蚀、衬垫层和阻挡层沉积、铜电化学沉积以及背面减薄以暴露通孔 [3] - 根据通孔在工艺流程中的引入时间，TSV可分为先通孔型、中间通孔型和后通孔型，其中中间通孔型最常用于高密度逻辑存储器堆叠结构 [3] TSV间距与设计挑战 - TSV间距是直接影响系统设计选择的关键参数，更小的间距可以在单位面积内实现更多的垂直互连，从而支持堆叠芯片之间更高的带宽 [5] - 减小间距会带来相邻TSV之间寄生耦合增强、机械应力增大以及较大的综合禁入区会降低布局灵活性等挑战 [8] - TSV间距的选择成为电气性能、机械可靠性和物理设计约束的联合优化 [8] TSV寄生参数及其影响 - TSV是一种复杂的三维结构，其寄生参数必须在流程早期进行精确建模，这些参数会影响信号完整性、时序收敛、功率传输和跨层通信 [7] - 电容方面，TSV相当于一个金属-绝缘体-半导体电容器，较高的TSV电容会增加延迟、降低噪声容限，并引入串扰，电容值取决于通孔直径、氧化层厚度和衬底特性 [7] - 电阻方面，对于高频信号，铜填充电阻不可忽略，对于宽带存储器和高速SerDes路径，TSV电阻直接影响插入损耗和每比特功耗效率 [7] - 电感方面，TSV的垂直几何形状可能会对快速边缘和GHz范围的元件引入明显的电感行为，从而影响阻抗匹配和眼图裕量 [7] TSV布局规则与可靠性 - TSV的插入会显著改变芯片的物理布局，与位于后端互连层的金属互连不同，TSV垂直切割有源硅片，因此需要严格的布局规则 [9] - 每个TSV都需要一个禁入区，即一个排除区域，任何有源器件或敏感互连都不能放置在该区域内，这对于防止掺杂失真、迁移率下降、漏电流偏移以及应力引起的晶体管性能变化至关重要 [12] - 禁入区尺寸通常受TSV直径和间距、工艺节点以及衬底机械特性的影响，在设计流程中，禁入区区域会在TSV生成过程中自动创建，并插入布局阻塞 [12] - 铜的热膨胀系数高于硅，在温度循环过程中，铜的膨胀和收缩与周围的硅不同，这会导致局部应力，进而可能改变晶体管的特性，造成分层或开裂，增加时序偏差，并影响长期可靠性 [12] - 为减轻这些压力影响，可插入接地或伪TSV作为应力缓冲层，将TSV的放置位置分散以减少局部热点，并采用具有热感知能力的平面图将发热模块远离TSV集群 [13] TSV与微凸点的比较及优势 - TSV常被拿来与微凸点进行比较，尤其是在2.5D中介层设计和传统芯片间键合的背景下，TSV的根本优势在于其垂直路径长度要短得多，通常只有几十微米，而微凸点的路径长度则为几百微米 [12] - TSV能够显著提高垂直带宽密度，因为它们可以在更小的空间内支持更多的并行连接，高带宽内存等内存堆栈依靠密集的TSV阵列来实现每个堆栈数Tb/s的带宽 [15] - 微凸点对于跨中介层的芯片式接口仍然可行，但无法与TSV密度相媲美，无法实现真正的垂直堆叠 [15] - 由于TSV的路径长度短且RC延迟降低，因此可提供更低的互连延迟，而微凸点互连引入了更长的路径和额外的寄生层，增加了高性能计算工作负载的延迟 [15] - TSV可以兼作导热通道，帮助垂直方向散热，而微凸点则不具备同样的散热优势，然而，TSV也会引入热应力，因此需要采用平衡的布局策略 [15] TSV预算与设计考量 - 工程团队必须在3D集成电路设计阶段早期确定其TSV预算，该预算会影响芯片尺寸、分区策略、带宽目标以及整体封装经济性 [15] - TSV预算编制的关键考虑因素包括信号TSV、电源TSV、热敏TSV和冗余TSV，分别用于存储器通道、跨层网络和宽数据通路，用于垂直输电网络，用于高功率逻辑堆栈中的散热，以及用于提高良率和可靠性 [16] TSV验证要求 - 基于TSV的架构引入了与2D-IC设计截然不同的验证要求 [15] - 电气验证包括TSV阵列寄生虫的精确提取、包含跨层路径的时间分析、垂直电力网络的信号完整性/电源完整性分析以及电磁干扰-红外验证TSV密集区域 [22] - 物理验证包括禁入区重叠规则检查、TSV与有源电路之间的最小间距、堆叠芯片间的对准验证以及层间连通性检查 [22] - 可靠性验证包括长期可靠性方面的考虑，例如热膨胀系数诱发的疲劳、TSV衬里开裂、铜泵和压力迁移 [20] TSV与混合键合的应用场景 - 混合键合和TSV是互补的，两者在特定的设计环境中各有价值 [20] - 混合键合适用于需要超细间距（小于10 µm）、需要最高的互连密度和最低的寄生效应、必须最大限度地提高各层级之间的路由灵活性，以及每比特功耗是人工智能加速器和高性能计算逻辑堆栈的优先考虑因素的情况 [22] - TSV适用于需要穿过较厚的硅片、高导热性是有益的、电力输送需要垂直布线、内存堆叠需要高带宽密度，以及2.5D中介层需要与封装基板建立通路的情况 [26] - 混合键合技术在逻辑电路堆叠方面表现出色，而TSV对于逻辑存储器集成、基于中介层的2.5D结构以及电源传输至关重要 [26]

投资评级 - 首次覆盖，给予“买入”评级 [6] 核心观点 - 公司是国内领先的前道薄膜沉积设备厂商，核心产品已实现规模化交付，并前瞻布局混合键合设备，业务向“沉积+键合”双引擎平台化演进 [6] - 薄膜沉积设备市场增长确定性强，2025年全球市场规模预计达340亿美元，2020-2025年CAGR为13.3% [6] - 在后摩尔时代，HBM、Chiplet与三维堆叠加速落地，沉积与键合工艺的重要性持续上升，使相关设备需求具备独立于制程节点的成长逻辑 [6] - 预计公司2025-2027年归母净利润为10.98/17.96/25.22亿元，对应同比增长59.6%/63.6%/40.4%，对应PE为87.5x/53.5x/38.1x，中长期配置性价比较高 [6] 公司概况与业务布局 - 公司成立于2010年，深耕前道薄膜沉积装备领域，核心产品涵盖PECVD、ALD、SACVD、HDPCVD等多类工艺设备 [9] - 公司股权结构分散，前三大股东为国家集成电路产业投资基金（持股19.57%）、国投（上海）创业投资管理有限公司（持股13.48%）和中微公司（持股7.30%） [10][11] - 公司通过子公司战略布局，向“薄膜沉积+混合键合”双引擎设备公司演进，子公司分工清晰 [11][13] - 公司产品主要包括薄膜沉积设备和三维集成领域的先进键合及配套量检测设备 [14] - PECVD系列产品持续保持竞争优势并扩大量产规模，ALD、SACVD、HDPCVD、Flowable CVD等新产品均已通过客户端验证 [19] - 公司早期成长高度依托PECVD产品体系，其中PF-300T（12英寸）和PF-200T（8英寸）是主力型号 [21] - 2018-2021年1-9月，公司综合毛利率由33.0%提升至45.6%，主要受益于PECVD产品持续放量 [21][22] 财务表现与预测 - 2020-2022年，公司营收由4.36亿元提升至17.06亿元，归母净利润由亏损转为3.69亿元 [25] - 2023-2024年，营收继续保持50%以上增长，2024年达41.03亿元，但归母净利润增速因研发投入加大而放缓 [25] - 2025年前三季度，公司实现营收42.20亿元、归母净利润5.57亿元，同比增速分别达85.3%和105.1% [25] - 2020-2023年，公司毛利率由34.1%提升至51.0%，2024年以来受新产品导入等影响阶段性回落至41.7% [29] - 2025年前三季度，毛利率与净利率进一步回落至33.3%与12.7%，但销售与管理费用率持续下降，研发费用率回落至11.5% [29] - 公司合同负债由2020年的1.34亿元提升至2025年三季度的48.94亿元，存货由2019年的3.50亿元增至2025年三季度的80.69亿元，在手订单充足 [34] - 预计公司2025-2027年营业收入分别为63.37/85.16/108.17亿元，同比+54.4%/+34.4%/+27.0% [75] - 预计公司2025-2027年整体毛利率分别为36.5%/38.9%/41.1%，随着产品进入稳定量产期，毛利率将逐步修复 [75] - 预计期间费用率将随收入规模扩大而持续下行，销售费用率稳定于5.0%，研发费用率因收入快速增长而被摊薄 [76] 薄膜沉积设备行业与公司地位 - 薄膜沉积设备与光刻、刻蚀并列构成晶圆制造的三大核心装备，长期稳定占据晶圆制造设备约22%价值量 [47] - 在沉积工艺内部，PECVD以约33%的占比居于价值量首位，ALD占比约11%，PVD/LPCVD合计约占30% [6][47] - 全球CVD设备市场主要由AMAT、LAM、TEL占据，合计市占率达70%；PVD市场被AMAT垄断（>80%）；ALD市场ASM市占率46%，TEL为29% [53] - 在中国薄膜沉积设备厂商中，拓荆科技技术路径聚焦，以PECVD切入市场，是国内唯一实现PECVD设备稳定量产并进入晶圆厂产线的厂商，国产化率仅约18%，卡位优势突出 [55][59][61] 混合键合与三维集成机遇 - 随着制程微缩逼近极限，异构集成成为后摩尔时代提升系统性能的核心路径 [61] - 键合设备是三维集成由验证走向量产的关键瓶颈，对设备精度、稳定性与一致性要求极高 [64] - 2024年全球异构集成技术市场规模约为144亿美元，预计到2034年将增长至506亿美元，10年CAGR为13.4% [66] - 在异构集成价值量结构中，混合键合（Cu-Cu键合）占比已达11.6%，随着先进制程和高带宽需求提升，占比有望持续提升 [66] - 公司已在三维集成领域形成覆盖“键合前处理—键合—量测—检测”的完整设备布局，多款核心设备已实现量产或完成客户验证，技术指标达到国际同类产品水平 [71][72] - 随着3D DRAM、HBM4e/HBM5、SoIC等新一代架构走向量产，公司混合键合设备业务有望进入加速成长期 [71]

行业背景：存储市场进入全面涨价与技术升级周期 - 过去数月，存储市场迎来罕见的全面涨价，无论是通用DRAM还是NAND闪存，从PC、手机到企业级SSD，全线价格都在快速抬升 [2] - AI服务器与高密度存储需求的叠加增长，导致上游产能吃紧、库存转向健康区间，原本低迷的存储周期正在被迅速推高 [2] - 在此背景下，NAND厂商对下一代技术路线的判断愈发关键，任何节点上的领先与落后都将直接放大为未来两三年的成本与性能竞争差距 [3] 技术转折点：混合键合（Hybrid Bonding）成为300层以上NAND的必选项 - 当NAND层数突破300层后，传统的单片制造架构（如PUC）开始遭遇系统性瓶颈，外围电路需承受整个堆叠制程的高温考验，导致晶体管性能退化、良率恶化和可靠性问题 [8] - 混合键合工艺将存储单元晶圆和外围电路晶圆分别制造，然后通过纳米级精度的对准和键合结合在一起，外围电路不再需要承受高温工艺，两者可独立优化，显著缩短生产周期 [8] - 这项技术从“可选项”变成了“必选项”，因为300层是传统PUC架构的一个临界点，超过此层数后良率和可靠性问题变得难以控制 [24] 主要厂商的技术路线与竞争格局 三星电子（Samsung） - 选择了最激进的路线：在追求超高层堆叠的同时，大规模导入混合键合技术，其400多层V10 NAND采用双串堆叠架构结合混合键合外围单元（CoP） [15] - V10 NAND的接口速度达到5.6 GT/s，比V9提升75%，内存密度达到28.2Gbit/mm² [11] - 激进策略带来巨大工艺挑战，V10需要在-60℃至-70℃的超低温环境下进行蚀刻，导致原定2024年底量产的计划推迟至2025年上半年 [15] - 公司计划在2030年开发出1000层NAND闪存 [27] 铠侠（Kioxia）与西部数据（Western Digital） - 选择了更加稳健的推进策略，其CBA（CMOS直接键合阵列）架构于2023年开始应用于218层的第八代BiCS 3D NAND [16] - 近期发布的332层第十代3D闪存，位密度提高了59%，达到29Gbit/mm²，NAND接口速度达到4.8Gb/s，比第八代产品提升33% [5] - 通过结合Toggle DDR6.0接口标准等技术，输入功耗降低10%，输出功耗降低34% [11] - 公司计划到2031年大规模生产层数超过1000层的3D NAND，并设定了在2027年前完成该技术节点研发的激进目标 [16][27] SK海力士（SK Hynix） - 做出了颠覆性决定：在300层NAND节点（V10）提前导入混合键合技术，这原本被业界认为会在400层之后才会启动 [3] - 决策的紧迫性来自竞争对手的压力：三星的400+层威胁、铠侠CBA的量产成功，以及长江存储的工艺积累 [18] - 市场需求是直接推动力，由于企业级SSD需求激增，工厂已接近满负荷运转，公司计划2025年通过V10测试线完成研发，并于2026年初开始全面量产 [18] - 公司计划在2025年将每月4万至6万片12英寸晶圆的产能转换为V9产能 [18] 长江存储（YMTC） - 从2018年就开始将名为Xtacking的混合键合技术应用于64层NAND，起步即采用先进架构的策略让其工艺成熟度一度领跑 [17] - 在全球NAND厂商普遍缩表的2024年选择逆势扩张，加大投入扩充产能，并在架构成熟度、良率控制和成本效益方面形成了独特的竞争优势 [17] 核心驱动因素：为何混合键合在2024-2025年成为焦点 - 企业级SSD需求爆发式增长，AI大模型的崛起是根本推动力，例如OpenAI的GPT-4由近2万亿个参数构建，基于约13万亿个标记进行训练 [20] - 企业级应用对NAND的要求更加苛刻：更高的容量密度、更快的接口速度、更低的功耗、更好的可靠性 [20] - 传统PUC架构在300层以上面临极限，工艺复杂度（如超低温蚀刻）和成本效益问题凸显，迫使行业转向混合键合 [24] - 2024-2025年是关键的产能窗口期，各大厂商需在此期间完成技术升级以抓住市场机遇并保持竞争力 [25] 技术挑战与未来方向：迈向1000层堆叠 - 实现1000层堆叠需要突破深宽比蚀刻技术的极限，通道孔深度可能达到15-20微米，深宽比将冲向100:1甚至200:1 [28] - 需要解决Z轴方向的“极限缩放”问题，通过材料与沉积技术压缩每层厚度，使总高度“可能接近当今200-250层水平” [28] - 必须解决单元间干扰问题，采用气隙（air-gap）技术和电荷陷阱层分离技术（CT splitting）以提高堆叠层数和为未来更高比特密度单元（如PLC）奠定基础 [29] - 混合键合为实现存储阵列层与外围电路层可分离制造、各自采用最优工艺节点打开了空间，未来可能出现多阵列CBA堆叠、异构键合等创新方案 [29] 关键设备与量测技术支撑 - 低温蚀刻（Cryo Etch）是实现高深宽比结构的关键，Lam Research的第三代Cryo 3.0在蚀刻速率上提升约2.5倍，轮廓精度提升两倍 [33] - 东京电子（TEL）的最新低温蚀刻设备可在-70℃下工作，仅需33分钟完成10微米深度的高AR蚀刻 [33] - 红外光散射计量（IRCD）成为量产中主流的非破坏性检测技术，用于测量通道孔内部形貌 [34] - 高着陆能电子束（HE e-beam）系统和X-ray CT技术用于更深结构的缺陷检测和三维重建 [35] - 虚拟量测（virtual metrology）通过大规模模拟优化工艺窗口，加快产品从开发到量产的节奏 [35] - 国产设备厂商如青禾晶元，其62HB系列W2W混合键合设备凭借优于100nm的超高键合精度与强大的翘曲控制能力，提供了关键的国产化解决方案 [36] 行业展望：超越层数竞赛，进入综合优化时代 - 堆叠层数依旧是首要目标之一，但随着混合键合的应用成熟，架构创新（如与HBM对标的HBF）也被提上日程，为AI闪存应用带来新的可能 [38] - 行业在追求极限层数的同时，需解决成本问题，随着层数增加，单位比特的成本下降速度开始放缓 [38] - 未来的NAND发展将是层数、架构、材料、工艺的综合优化，涉及逻辑扩展（增加每单元比特数）、物理扩展（改变单元结构）、性能扩展（提升I/O速度和带宽） [38] - 混合键合以及千层堆叠不仅是技术的竞赛，更是产业智慧的较量，谁能在多个维度找到最优解，谁就能在下一个十年的NAND竞争中占据制高点 [38]

智能手机面板行业 - 2025年第三季度全球智能手机面板出货量达5.86亿片，季增8.1%，年增5.3% [2] - 主要成长动能来自iPhone 17系列与其他主要手机品牌下半年新品拉货 [2] - AMOLED面板需求持续增温，LCD面板在入门手机与维修市场维持稳定出货 [2] - 预估2025年全年手机面板出货量将达22.43亿片，年增3.4%，为近年高峰 [2] 存储器产业 - 随着存储器平均销售价格持续提升，供应商获利增加，DRAM与NAND Flash后续资本支出将持续上涨 [5] - 2026年资本支出对位元产出成长的助力有限 [5] - DRAM和NAND Flash产业投资重心转变，从扩充产能转向制程技术升级、高层数堆栈、混合键合及HBM等高附加价值产品 [5] 其他行业动态 - 预计2026年CSP合计资本支出增至6,000亿美元以上，AI硬件生态链迎新成长周期 [11]