英伟达动态与行业需求 - 英伟达首席执行官黄仁勋确认收到三星电子、SK海力士和美光的尖端内存样品，并指出这三家内存制造商均已大幅扩充产能以支持英伟达[3] - 黄仁勋表示公司业务增长非常强劲，各个机构领域都可能出现内存短缺，内存价格可能随公司运营情况上涨[3] - 市场对英伟达最新AI芯片Blackwell的需求非常强劲，台积电的晶圆需求也显著增长，Blackwell相关芯片用于GPU、CPU、网络设备和交换机[3] - 黄仁勋称台积电在晶圆供应方面提供了卓越支持，没有台积电，英伟达不可能取得今天的成就[3] - 英伟达成为首家市值突破5万亿美元的公司[4] - SK海力士回应称其明年的产能已全部售罄，并计划大幅增加投资以迎接半导体行业的超级周期[4] HBM4市场竞争格局 - SK海力士、美光科技和三星电子正在激烈竞争以主导估计价值1000亿美元的HBM4市场[6] - SK海力士已于上月完成下一代HBM4的研发并建立量产体系，并于3月向包括英伟达在内的主要客户交付了12-Hi HBM4样品，领先于竞争对手[6][7] - 三星电子已开始为HBM4的量产做准备，并正在与英伟达洽谈供应下一代高带宽内存HBM4[4][6] - 美光科技宣布其下一代HBM4内存已开始出货，声称其带宽超过2.8TB/s，引脚速度超过11Gbps，显著超过JEDEC官方规范[6] 主要厂商HBM4技术进展 - 美光已开始交付12-Hi HBM4样品，采用其独有的1-γ DRAM技术及基于CMOS芯片和封装的创新技术，声称拥有业界领先的性能和能效[7] - 美光计划在价值1000亿美元的HBM市场中获得比去年更高的市场份额，并预计今年高带宽存储器领域的收入将超过80亿美元[7] - 美光将提供HBM4E基础逻辑芯片的定制选项，预计定制化HBM4E将比标准产品提供更高的毛利率，该技术与台积电合作开发，使英伟达和AMD等客户能够优化设计[7] - SK海力士提供的12-Hi HBM4产品样品采用台积电12nm工艺制造的逻辑芯片，据称数据处理速度超过2TB/s[8] - SK海力士也计划为其HBM4E产品线提供定制产品，以满足英伟达、博通和AMD等客户的需求[8] HBM技术未来路线图 - 韩国科学技术院研究小组已概述另外四代高带宽存储器，带宽高达64 TB/s，堆叠高度达24层，比HBM4高出50%[10] - HBM4带宽高达2 TB/s，最大支持16层Hi DRAM芯片堆叠，容量达64 GB[10] - HBM4和HBM5将采用微凸点芯片堆叠技术，HBM6至HBM8将采用无凸点铜对铜直接键合技术[12] - 英伟达的费曼加速器将采用HBM5显存，整个GPU的HBM5容量为400至500GB，预计2028/2029年发布[12] - HBM6将采用有源/混合中介层，最大堆叠层数增至20层，容量达96至120 GB[12] - HBM7带宽为24 TB/s，是HBM6的三倍，堆叠容量达160至192 GB[12] - HBM8带宽将提升至64 TB/s，堆叠容量达200至240 GB，可能采用双面中介层集成HBM、LPDDR或HBF内存[13]

人工智能驱动HBM需求激增 - 人工智能驱动的数据指数级增长推动高带宽内存（HBM）采用激增[1] - 服务器和存储组件市场预计2025年第一季度同比增长62%[1] - AI服务器销售额占比从20%增长至60%左右[2] HBM市场竞争格局 - SK海力士以64%销售份额占据HBM市场首位[1] - 三星电子和美光科技紧随其后[1] - 美光计划2026年开始大规模生产下一代HBM4[2] HBM技术发展挑战 - GPU供应商将新技术发布频率加快至每年一次[3] - HBM更新周期缩短至每2-2.5年（传统内存为4-5年）[3] - 测试要求因制造商差异而复杂化[4] 定制化趋势加速 - SoC制造商和超大规模厂商需要定制化HBM功能匹配AI ASIC或定制SoC[4] - 基础逻辑芯片制造转向台积电等采用3nm/5nm先进工艺的代工厂[4] - Marvell定制架构使内存容量提升33%，计算空间扩展25%，接口功耗降低70%[5] 技术演进与标准化矛盾 - HBM内存带宽和I/O数量每代翻倍[4] - HBM4/HBM5的I/O数量将从2000个增至4000个[4] - JEDEC标准制定滞后导致NVIDIA选择定制解决方案[5] 供应链与产能状况 - HBM供应商至少提前一年被预订一空[2] - HBM晶圆产量增速超过DDR5等现有DRAM[3] - 美光预计2025财年第三季度HBM收入环比增长约50%，年化营收达60亿美元[2] 技术替代方案局限性 - 廉价GPU使用GDDR无法获得HBM的高速互连优势[2] - 低延迟DRAM和SSD适用于训练模型存储，但HBM对顶级性能至关重要[2] - 架构复杂性使HBM5面临标准化挑战[5]

混合键合技术概述 - 混合键合技术成为晶圆代工、存储芯片和半导体设备巨头的重点发展方向，台积电、三星等公司均在其路线图中提及该技术[1] - 随着摩尔定律发展进入后半段，先进封装技术成为推动芯片性能飞跃的关键，而混合键合作为2.5D和3D封装的核心互联技术备受关注[2] - 传统互联技术（引线键合、倒装芯片键合、硅通孔）面临信号传输路径长、工艺复杂、成本高等局限性，混合键合技术可有效解决这些问题[2][3] 混合键合技术原理与优势 - 混合键合通过直接铜对铜连接取代传统凸点或焊球互连，实现超精细间距堆叠和三维集成[4] - 技术优势包括：1）直接互连存储器层和逻辑层，提高传输速度并降低功耗；2）缩短导线长度；3）1平方毫米面积可连接10,000-100,000个通孔；4）减少机械应力，提高可靠性[5] - 支持更高数据传输速度和更低能耗，芯片厚度可减至20µm，实现16hi甚至20hi堆叠[5][12] 混合键合在HBM领域的应用 - HBM5 20hi产品将大规模应用混合键合技术，三大存储厂商（SK海力士、三星、美光）已确定采用[10][12] - 在775µm模块高度限制下，混合键合无间隙结构优于微凸块技术（14.5µm凸块高度），支持24hi堆叠[12] - SK海力士已在HBM2E上测试混合键合并通过可靠性测试，计划在HBM4采用[20] - 三星使用混合键合设备制作16层HBM样品并验证正常运行[22] 主要厂商技术进展 台积电 - 3D封装SoIC采用混合键合技术，SoIC-X用于AMD CPU 3D V缓存和Instinct MI300系列AI产品[14] - 混合键合使芯片接点密度提升15倍，互联能效超过三倍，间距可低于10µm[14] - 计划2025年推出SoIC-P技术（25µm间距），2027年实现16µm间距的N2/N3芯片堆叠[15] 英特尔 - 2020年发布混合键合技术，3D Foveros立体封装中凸点间距从50µm缩小到10µm[17][19] - 每平方毫米凸点数量从400个增至1万个，提升25倍[19] 存储厂商 - 三星研发4F Square DRAM，芯片表面积减少30%，计划在16层及以上HBM采用混合键合[22] - 美光正在研究HBM4中应用混合键合技术[22] 市场前景 - 全球混合键合技术市场预计从2023年1.2349亿美元增长至2030年6.1842亿美元，CAGR 24.7%[22] - 亚太地区市场预计从2023年8140万美元增长至2030年4.2472亿美元，CAGR 26.05%[22]

HBM技术路线图 - 到2029年HBM5商业化时冷却技术将成为HBM市场竞争的主要因素[1] - 2025至2040年技术路线图涵盖HBM4至HBM8涉及架构、冷却方法、TSV密度等关键技术[1] - HBM4基础芯片将承担GPU部分工作负载导致温度升高使冷却技术变得重要[1] - HBM5采用浸入式冷却基片和封装浸入冷却液目前液体冷却方法存在局限性[1] - HBM4液体冷却剂注入封装顶部散热器[1] HBM技术演进 - HBM7需要嵌入式冷却系统将冷却液注入DRAM芯片之间为此添加流体TSV[2] - HBM7将与高带宽闪存(HBF)等架构结合NAND以3D方式堆叠[2] - HBM8将HBM直接安装在GPU顶部[2] - 从HBM6开始引入玻璃和硅的混合中介层键合是决定HBM性能的另一主要因素[2] HBM技术参数 - HBM4(2026)数据速率8Gbps I/O数2048带宽2TB/s容量36/48GB功耗75W[3] - HBM5(2029)数据速率8Gbps I/O数4096带宽4TB/s容量80GB功耗100W[3] - HBM6(2032)数据速率16Gbps I/O数4096带宽8TB/s容量96/120GB功耗120W[3] - HBM7(2035)数据速率24Gbps I/O数8192带宽24TB/s容量160/192GB功耗160W[3] - HBM8(2038)数据速率32Gbps I/O数16384带宽64TB/s容量200/240GB功耗180W[3] HBM架构与特性 - HBM4采用微凸块(MR-MUF)堆叠直接芯片(D2C)液体冷却[3] - HBM5采用浸入式冷却[3] - HBM7采用无凸块铜-铜直接键合嵌入式冷却[3] - HBM架构演进从定制基础芯片到全3D/HBM中心计算架构[3] - 附加特性包括缓存、网络交换机、存储网络控制器等[3]

HBM技术路线图 - 到2029年HBM5商业化时，冷却技术将成为HBM市场竞争的主要因素 [1] - 目前封装是半导体市场霸权决定因素，HBM5将转向冷却技术竞争 [1] - 2025-2040年技术路线图涵盖HBM4至HBM8，涉及架构、冷却方法、TSV密度等关键技术 [1] HBM技术演进 冷却技术 - HBM4采用顶部散热器注入液体冷却剂 [2] - HBM5采用浸入式冷却，基片和封装浸入冷却液 [2] - HBM7需嵌入式冷却系统，冷却液注入DRAM芯片之间，新增流体TSV [2] 架构创新 - HBM4基础芯片承担GPU部分工作负载导致温度升高 [2] - HBM7将结合高带宽闪存(HBF)等新架构，NAND以3D方式堆叠 [2] - HBM8直接把HBM安装在GPU顶部 [2] 键合技术 - 从HBM6开始引入玻璃和硅的混合中介层 [2] - HBM7采用无凸点铜-铜直接键合技术 [3] HBM性能参数 数据传输 - HBM4数据速率8Gbps，HBM8提升至32Gbps [3] - HBM4带宽2TB/s，HBM8达到64TB/s [3] 存储容量 - HBM4单芯片容量24Gb，HBM8提升至80Gb [3] - HBM4堆叠芯片数12/16层，HBM8达20/24层 [3] - HBM4总容量36/48GB，HBM8达200/240GB [3] 功耗 - HBM4功耗75W，HBM8增至180W [3] 技术特性 - HBM4采用微凸点(MR-MUF)堆叠 [3] - HBM5引入I/O接口优化和HBM屏蔽技术 [3] - HBM7采用混合均衡器和生成式AI设计 [3] - HBM8实现双面冷却和边缘扩展堆叠 [3]