台积电SoW技术发展 - 公司正在开发第二代超大规模封装技术"晶圆系统（SoW）"，将系统集成到直径约300毫米的硅晶圆或载体上，通过高密度互连实现超宽带信号传输 [1] - 第一代产品"InFO_SoW"于2019年量产，采用集成扇出型技术扩展至300毫米圆盘 [1] - 第一代产品更名为"SoW-P"，仅集成SoC作为主电路；第二代产品更名为"SoW-X"，将SoC和HBM结合为异构集成技术 [2] CoWoS技术演进 - CoWoS技术分为三种类型：使用RDL作为中介层的CoWoS-R、嵌入小硅片的CoWoS-L、结合LSI和RDL的CoWoS-L/R [9] - 硅中介层制造面积已达到光罩面积的3.3倍，进一步扩大尺寸面临成本挑战 [8] - 2024年开发路线图要求2025-2026年开发中间基板比光罩大5.5倍的CoWoS-L/R，2026-2027年开发中间基板比光罩大8倍以上的CoWoS-L [13] 性能参数比较 - SoW-X模块由4x4矩阵排列的子模块构成，每个子模块包含1个ASIC和5个HBM，模块尺寸为218x190毫米 [16][20] - SoW-X总功耗达17kW，预计采用水冷散热 [22] - 与PCIe集群系统相比，SoW-X每瓦性能高出约65%；与单个CoWoS-L模块相比，每瓦性能低27% [20] 技术路线图 - 2025年计划开发中间基板为光罩尺寸5.5倍的CoWoS，搭载2个SoIC和12个HBM，封装尺寸100平方毫米 [13] - 后续将开发中间基板为光罩尺寸9.5倍的CoWoS，搭载4个SoIC和12个HBM，封装尺寸120x150毫米 [13] - SoW-X预计2027年投入实际应用，面临的主要挑战是客户对高制造成本的接受度 [24] 历史发展 - 最初的CoWoS产品于2012年问世，用于FPGA多芯片模块，硅中介层最大面积775平方毫米 [7] - 2016年CoWoS开始普及，NVIDIA在GP100 GPU封装中采用1160平方毫米硅中介层 [8] - 2023年硅中介层制造面积达到光罩面积的3.3倍 [8]

HBM技术路线图 - 到2029年HBM5商业化时，冷却技术将成为HBM市场竞争的主要因素 [1] - 目前封装是半导体市场霸权决定因素，HBM5将转向冷却技术竞争 [1] - 2025-2040年技术路线图涵盖HBM4至HBM8，涉及架构、冷却方法、TSV密度等关键技术 [1] HBM技术演进 冷却技术 - HBM4采用顶部散热器注入液体冷却剂 [2] - HBM5采用浸入式冷却，基片和封装浸入冷却液 [2] - HBM7需嵌入式冷却系统，冷却液注入DRAM芯片之间，新增流体TSV [2] 架构创新 - HBM4基础芯片承担GPU部分工作负载导致温度升高 [2] - HBM7将结合高带宽闪存(HBF)等新架构，NAND以3D方式堆叠 [2] - HBM8直接把HBM安装在GPU顶部 [2] 键合技术 - 从HBM6开始引入玻璃和硅的混合中介层 [2] - HBM7采用无凸点铜-铜直接键合技术 [3] HBM性能参数 数据传输 - HBM4数据速率8Gbps，HBM8提升至32Gbps [3] - HBM4带宽2TB/s，HBM8达到64TB/s [3] 存储容量 - HBM4单芯片容量24Gb，HBM8提升至80Gb [3] - HBM4堆叠芯片数12/16层，HBM8达20/24层 [3] - HBM4总容量36/48GB，HBM8达200/240GB [3] 功耗 - HBM4功耗75W，HBM8增至180W [3] 技术特性 - HBM4采用微凸点(MR-MUF)堆叠 [3] - HBM5引入I/O接口优化和HBM屏蔽技术 [3] - HBM7采用混合均衡器和生成式AI设计 [3] - HBM8实现双面冷却和边缘扩展堆叠 [3]

台积电CoWoS封装技术崛起 - 人工智能热潮推动GPU需求激增，台积电CoWoS封装技术成为关键支撑力量，英伟达CEO黄仁勋表示在CoWoS领域"别无选择"[1] - 台积电凭借CoWoS技术超越日月光成为全球最大封测厂商，并持续扩张产能[1] - 英伟达Blackwell系列产品将主要采用CoWoS-L封装，替代部分CoWoS-S产能，因B100/B200 GPU需10TB/s互连带宽[3] CoWoS技术演进与瓶颈 - 芯片尺寸增大至80x84毫米导致12英寸晶圆仅能容纳4颗芯片，超大封装面临基板尺寸(100x100mm至120x120mm)和散热挑战[4] - 助焊剂残留问题影响CoWoS良率，台积电正测试无助焊剂键合技术，预计2024年底完成评估[5] - 中介层尺寸计划从2023年80x80mm(3.3倍光罩)扩展至2026年5.5倍光罩，2027年推出9.5倍光罩版本[8] 下一代封装技术布局 - 台积电开发SoW-X技术，性能较CoWoS提升40倍，模拟完整服务器机架功能，计划2027年量产[8] - CoPoS技术将圆形晶圆改为310x310mm矩形面板，芯片容量提升数倍，计划2029年量产，英伟达或为首个客户[9][10] - CoPoS采用玻璃中介层替代硅，具有更高成本效益和热稳定性，TGV技术实现更低功耗和更高带宽密度[12] 技术路线对比 - FOPLP无需中介层，适合中端ASIC；CoPoS保留中介层，更适合高端AI/HPC系统[11] - 玻璃芯基板在互连密度、信号布线和热膨胀系数等方面优于传统有机基板[12] - 方形封装工艺需解决翘曲、均匀度和RDL线宽缩小至1µm等技术难题[14]