文章核心观点 - 华为在2026年国际电路系统研讨会上提出了名为“韬(τ)定律”的全新技术演进方向，其核心是将芯片发展的焦点从传统的“几何空间缩微”（缩小晶体管尺寸）转向“时间缩微”（缩短信号传输时间），旨在通过逻辑折叠等技术实现半导体与电子系统的持续演进 [3] - 该定律被视为对“唯制程论”的突破，为半导体产业在摩尔定律逼近物理和经济极限时，提供了另一条可能的发展路径，虽然挑战重重 [4] - 华为基于此思路在过去六年已设计并量产了381款芯片，并预计首款完整采用逻辑折叠技术的麒麟芯片将于当年秋季面世，到2031年，基于该定律的高端芯片晶体管密度将达到1.4纳米制程的同等水平 [3] 摩尔定律的挑战与替代方案 - 传统摩尔定律依赖几何缩微，即每18至24个月晶体管密度翻倍，但进入7nm节点后，纯尺寸缩微的回报已趋于平缓，2nm节点的前沿芯片设计预算已超过十亿美元 [5][6] - 行业已在寻求后摩尔时代的替代方案，例如英伟达在系统集成（NVLink、CoWoS封装等）、AMD追求小芯片和先进封装、英特尔和台积电在三维堆叠方面的努力，以及苹果通过软硬件垂直集成取得成功 [7] - 华为提出的“韬(τ)定律”核心是不再依赖几何尺寸缩小，而是通过在器件、电路、芯片、系统等各个层面压缩有效常数τ来实现性能提升 [6] “韬(τ)定律”的技术内涵与定位 - 该定律的技术实现类似于“将平房升级为摩天大楼”，通过在三维空间中对逻辑分布进行拓扑重组（如3D堆叠）来缩短信号传输的物理距离，而非依赖新的光刻工艺 [11] - 有观点认为，该定律目前尚不是严格意义上的半导体发展定律，而是基于实践提炼的测算理论和对未来的系统判断，与成熟的摩尔定律短期内无法相提并论，但其成为定律的可能性存在 [10] - 该定律代表了从依赖单一制程突破到依赖器件、电路、芯片、系统四个层面系统性优化的多维度的根本性转变 [11] 对产业格局与竞争的影响 - 游戏规则从“几何空间”转向“时间系统”，可能引发行业洗牌，封装技术、新材料、互连架构、系统软件协同设计等过去被视为“配角”的领域站到了关键位置 [13] - 这为具备强大系统集成能力的公司以及专注于Chiplet和先进封装的国内初创公司打开了新的机会窗口 [14] - 对于在无法获得最先进EUV光刻机和代工服务的情况下，该路径使公司能够通过系统级的时间优化实现代际性能提升，直接挑战了依赖先进工艺节点的竞争者的优势基石 [14] - 依赖摩尔定律成功的公司，其组织、人才和技术积累围绕“工艺节点”展开，而τ定律要求的是从器件到系统的全栈能力和协同优化 [14] 面临的挑战与未来展望 - 该技术方案被指出是在缺失顶尖硬件前提下依托架构、算法等软性技术实现性能对标，但无法替代硬件层面的技术攻坚，行业发展仍需软硬件同步突破 [15] - τ定律目前更像是一个系统工程学原则，其大规模量产的经济性（需承受消费级市场的成本压力）仍是巨大未知数 [16] - 该定律的实施伴随着设备、制程、工艺、良率、散热及EDA工具等基础层面的多重挑战 [16] - 华为以自身案例证明其可行性：2020年5月至2026年5月期间设计量产了381颗芯片；预计到2029年，CPU性能核心频率将迈向4GHz及以上；麒麟SoC效率预计在三到五年内提升1倍以上；AI硬件集成度预计到2035年将增长100倍以上 [16] - 该定律向行业表明，未来投资应跟随τ而非节点，产品竞争力不再完全依赖顶尖光刻工艺，芯片封装、内存带宽、互联架构的战略地位已比肩先进逻辑制程 [17] - 华为号召产业界在未来六至十年，以τ作为核心研发目标，通过全行业在工具链、标准、性能基准等领域的协同共创，主导未来计算产业发展格局 [17]

文章核心观点 - 华为在2026年国际电路与系统研讨会上正式提出以“时间缩微”为核心的“韬定律”，旨在通过持续压缩信号传播时延来推动半导体与电子系统演进，这是中国在全球半导体领域首次提出指导产业发展的新原则[1][3][4] 半导体产业新定律与路径 - 华为提出的“韬定律”核心是以“时间缩微”替代传统的“几何缩微”[4] - 该定律的目标是持续压缩信号传播时延，以此推动半导体与电子系统的演进[4] - 华为过去六年已成功设计并量产381款芯片[4] - 华为计划于今年秋季发布采用逻辑折叠技术的新麒麟手机芯片[4] 产业链相关公司 - **破局τ定律：系统集成与异构封测**：涉及长电科技、通富微电、华天科技、晶方科技、甬砂电子、深科技、华润微、汇成股份、同兴达、利扬芯片、蓝箭电子、气派科技、银河微电等公司[5] - **芯片新路径：Chiplet架构与IP生态**：涉及寒武纪、芯原股份、国芯科技等公司[5] - **攻克互连瓶颈：3D/晶圆级互连与先进基板**：涉及赛微电子、中富电路、科翔股份、中京电子、博敏电子、凯盛科技等公司[5] - **支撑新路径：先进封装核心装备**：涉及拓荆科技、微导纳米、盛美上海、劲拓股份、快克智能、凯格精机、耐科装备、炬光科技、正业科技、国林科技等公司[5] - **筑基新路径：封装关键材料**：该方向在文中被列出，但未具体指明相关公司[5]

文章核心观点 - 华为在IEEE ISCAS 2026研讨会上提出了指导半导体产业发展的新原则“韬(τ)定律”，旨在以“时间(τ)缩微”替代传统的“几何缩微”作为半导体与电子系统演进的新指导原则[1] - 韬(τ)定律的核心目标是通过系统性降低时间常数τ，利用逻辑折叠等技术压缩芯片内部信号传播时延，从而在晶体管几何缩微放缓的背景下，持续提升晶体管密度和系统性能[1] - 该定律被视为解决摩尔定律面临物理极限和经济效益挑战后，满足指数级增长的计算性能需求的有效新路径[3] 半导体行业背景与挑战 - 主导行业半个多世纪的摩尔定律正面临严峻的物理极限和经济效益双重挑战，晶体管几何缩微放缓和成本红利消退成为发展困境[3] - 随着晶体管微缩技术逼近物理极限，摩尔定律的驱动力明显减弱，行业开始转向新芯片架构、3D封装、Chiplet（芯粒）等技术以继续提升性能[8] - 在此产业变局中，出现了如英伟达CEO黄仁勋提出的“黄氏定律”（AI芯片算力每十年提升1000倍）等新的行业定律[8] 韬(τ)定律的技术体系 - 韬(τ)定律涉及“逻辑折叠”等技术，构建了从器件、电路、芯片到系统层面的多层级技术体系[4] - **器件层面**：通过优化晶体管和互连电阻及寄生电容，最大限度缩微器件级时间常数τ[5] - **电路层面**：通过逻辑折叠技术突破传统平面布局物理边界，缩短关键路径走线长度并降低信号传播的电阻和电容负载，从而实现晶体管密度和电路性能大幅提升[5] - **芯片层面**：通过“软件、架构、芯片”的全栈软硬芯协同设计，基于实际工作负载实现指令流和数据流的细粒度控制，提高系统级并行度和效率，大幅降低端到端执行时间[5] - **系统层面**：定义灵衢总线，重构计算系统互联协议，实现超节点的统一内存编址和原生内存语义，大幅降低系统通信时延[6] - 该技术体系可总结为：在晶体管密度受限情况下，从底层器件到顶层系统优化和缩短信号传输与处理的时间，以优化芯片性能和提升能效[6] 华为的实践与应用成果 - 华为已将韬(τ)定律应用于智能手机和AI计算领域的实践[6] - 基于该定律，华为已设计并量产了381款芯片[6] - 计划于2026年秋季面世的麒麟芯片将率先采用逻辑折叠技术，性能预计将大幅提升[7] - 公司预计到2031年，基于韬(τ)定律的高端芯片晶体管密度将达到1.4纳米制程的同等水平[7] 行业意义与展望 - 韬(τ)定律的提出正值摩尔定律逐步失效的关键转折期[8] - 在摩尔定律退潮、新老定律竞逐的产业变局中，韬定律能否成为后摩尔时代的主流范式仍有待市场和产业链的长期检验[9] - 华为以规模化落地成果主动参与行业规则定义，为全球半导体行业提供了一条值得关注的中国路径[9]

文章核心观点 - 华为在2026年国际电路与系统研讨会（ISCAS）上正式提出指导半导体产业发展的新原则——“韬(τ)定律”，该定律以“时间(τ)缩微”替代“几何缩微”作为半导体与电子系统演进的新指导原则，旨在通过逻辑折叠等创新技术持续压缩信号传播时延、提升晶体管密度，以应对摩尔定律放缓的挑战[1][6][7][11][12] - 基于“韬(τ)定律”，华为在过去六年已成功设计并量产了381款芯片，覆盖广泛行业需求，并计划在2026年秋季发布采用逻辑折叠技术、性能大幅提升的新麒麟手机芯片，预计到2031年，基于该定律的高端芯片晶体管密度将达到1.4纳米制程的同等水平[7][11] - “韬(τ)定律”的提出被视为中国在全球半导体领域首次提出指导产业发展的新原则，代表着华为及中国半导体产业在面临全球科技竞争和先进制程可能受限的背景下，尝试探索并重新定义下一代芯片演进逻辑，从追赶既有路线转向开辟属于自己的技术路径[7][8][9][12] - 受此重大行业消息驱动，A股市场电子板块及芯片股在5月25日出现集体爆发，多只个股涨停或大幅上涨，部分龙头公司股价创出历史新高[1][2][4][5] 市场反应 - 5月25日，芯片指数午后涨幅超4%，华虹公司20cm封板涨停，年内股价接近翻倍，公司市值超2300亿元，拓荆科技涨幅19.61%[2] - PCB概念持续大涨，龙头鹏鼎控股开盘即涨停，股价报每股103.93元创历史新高，最新市值约为2409亿元，近一个月内累计涨超50%[2] - 除鹏鼎控股外，杰美特、风华高科、梅安森、云鼎科技等概念股集体一字封板涨停，深南电路、沪电股份、生益科技等多只个股跟涨[2][4] - 多只热门股再创历史新高，包括兆易创新（涨超6%）、寒武纪（涨幅超8%）、胜宏科技（盘中涨幅一度超过4%，触及391.01元的历史高点）[5] “韬(τ)定律”技术内涵 - 核心是以“时间缩微”替代“几何缩微”，通过逻辑折叠等创新技术，持续压缩信号传播时延，不断提升晶体管密度，驱动半导体与电子系统持续演进[7][11] - 华为构建了贯穿器件、电路、芯片到系统层面的多层级协同优化体系，以系统性降低时间常数τ为目标[11][12] - 器件层面：优化晶体管和互连电阻及寄生电容，缩微器件级时间常数τ[12] - 电路层面：通过逻辑折叠技术突破传统平面布局物理边界，缩短关键路径走线长度，降低信号传播的电阻和电容负载，提升晶体管密度和电路性能[11][12] - 芯片层面：通过“软件、架构、芯片”全栈软硬芯协同设计，基于实际工作负载实现指令流和数据流的细粒度控制，提高系统级并行度和效率，降低端到端执行时间[12] - 系统层面：定义灵衢总线，重构计算系统互联协议，实现超节点的统一内存编址和原生内存语义，降低系统通信时延[12] - 该定律是对全球半导体行业在摩尔定律面临物理极限和经济效益双重挑战下，如何跨越传统工艺路径局限、满足指数级攀升计算性能需求这一共同难题的探索性解答[12] 行业与公司影响 - 华为在过去六年基于“韬(τ)定律”已成功设计并量产了381款芯片，广泛覆盖千行百业需求[7][11] - 预计到2031年，基于“韬(τ)定律”的高端芯片晶体管密度将达到1.4纳米制程的同等水平[11] - 对于中国半导体产业，在全球化竞争加剧背景下，这种探索具有现实意义，意味着从Chiplet、先进封装到系统级协同，再到“时间缩微”，越来越多的创新开始绕开对传统制程路径的依赖[8] - 华为从昇腾系列芯片、AI超节点到“韬(τ)定律”的演进，代表着公司开发大国重器、意图改变全球算力格局的决心[9] - 算力被定义为综合了国家电力生产与运输、芯片设计与制造产业集群、AI软件开发与应用的国力体现，芯片等底层体系是支撑算力及Token（作为衡量经济活跃度新指标）规模高质量增长的根基[9]

行业技术演进路径 - 半导体产业主导原则面临变革，主导半个多世纪的摩尔定律正面临物理极限和经济效益的双重挑战，晶体管几何缩微放缓，成本红利消退 [3] - 华为提出以“时间(τ)缩微”替代“几何缩微”作为半导体与电子系统演进的新指导原则，即韬(τ)定律，旨在通过持续压缩信号传播时延来驱动系统持续演进 [3] - 新路径的核心目标是探索可持续演进路线，以满足当下呈指数级攀升的计算性能需求，这已成为全球半导体行业亟待攻克的共同难题 [3] 公司核心技术体系 - 华为构建了以“逻辑折叠（LogicFolding）”等为核心的多层级协同优化体系，该体系贯穿器件、电路、芯片到系统层面 [3] - 该技术体系以系统性降低时间常数τ为目标，旨在驱动各层级性能、能效、晶体管密度的持续提升 [3] 公司技术应用与实践成果 - 华为已将韬(τ)定律应用于智能手机和AI计算领域，在过去六年的实践中，基于该定律已成功设计并量产了381款芯片，广泛覆盖千行百业 [4] - 其中，计划于2026年秋季面世的麒麟芯片将率先采用逻辑折叠技术 [4] - 预计到2031年，基于韬(τ)定律的高端芯片晶体管密度将达到1.4纳米制程的同等水平 [4] 行业合作与市场反应 - 华为强调未来属于开放合作，在半导体演进路径上没有企业可以独自完成所有答案，期待与全球科学家、工程师和产业伙伴紧密合作 [4] - 在相关演讲发布当天早盘，华为盘古概念股表现强势，梅安森20CM涨停，云鼎科技开盘涨停，科大自控开涨超23%，易点天下、九联科技、南威软件纷纷高开 [4]

摩尔定律面临物理极限和经济效益双重挑战，全球芯片行业迫切需要探索新的演进路线。 5月25日，电气电子工程师学会（IEEE）在上海举办的国际电路与系统研讨会上，华为公司发表了韬(τ)定律，提出以"时间 (τ) 缩微"替代 "几何缩微"，作为半导体与电子系统演进的新指导原则。通过逻辑折叠等创新技术，持续压缩信号传播时延，不断提升晶体管密度，从而 实现半导体与电子系统的持续演进。 华为公司董事、半导体业务部总裁何庭波表示，在过去六年的探索实践中，华为公司设计并量产了381款遵循韬(τ)定律的芯片。即将于 2026年秋季面世的麒麟芯片，更进一步采用了基于韬(τ)定律的逻辑折叠技术，性能有望大幅提升。华为公司预计，到2031年，基于韬 (τ)定律的高端芯片晶体管密度有望达到1.4纳米制程的同等水平。 具体来看，逻辑折叠等核心技术，构建了贯穿器件、电路、芯片到系统层面的多层级协同优化体系。包括但不限于优化晶体管和互连电阻 及寄生电容，突破传统平面布局的物理边界，"软件、架构、芯片"全栈软硬芯协同设计，重构计算系统互联协议等。 华为公司表示，在韬(τ)定律的路径下，期待与全球科学家、工程师和产业伙伴紧密合作，共同推动半导体 ...

行业背景与挑战 - 摩尔定律面临物理极限和经济效益的双重挑战，全球芯片行业迫切需要探索新的演进路线 [1] 华为提出的新指导原则 - 华为公司在国际电路与系统研讨会上发表韬(τ)定律，提出以“时间(τ)缩微”替代“几何缩微”，作为半导体与电子系统演进的新指导原则 [1] - 新原则旨在通过逻辑折叠等创新技术，持续压缩信号传播时延并提升晶体管密度，以实现系统持续演进 [1] 华为的实践与成果 - 华为公司董事何庭波表示，在过去六年的探索中，公司已设计并量产了381款遵循韬(τ)定律的芯片 [1] - 即将于2026年秋季面世的麒麟芯片采用了基于韬(τ)定律的逻辑折叠技术，性能有望大幅提升 [1] - 公司预计，到2031年，基于韬(τ)定律的高端芯片晶体管密度有望达到1.4纳米制程的同等水平 [1] 核心技术体系 - 逻辑折叠等核心技术构建了从器件、电路、芯片到系统层面的多层级协同优化体系 [1] - 具体技术包括优化晶体管和互连电阻及寄生电容，突破传统平面布局的物理边界 [1] - 体系强调“软件、架构、芯片”全栈软硬芯协同设计，并重构计算系统互联协议 [1] 合作倡议 - 华为公司表示，期待在韬(τ)定律的路径下，与全球科学家、工程师和产业伙伴紧密合作，共同推动半导体与电子产业发展 [2]