文章核心观点 - 华为在2026年国际电路系统研讨会上提出了名为“韬(τ)定律”的全新技术演进方向，其核心是将芯片发展的焦点从传统的“几何空间缩微”（缩小晶体管尺寸）转向“时间缩微”（缩短信号传输时间），旨在通过逻辑折叠等技术实现半导体与电子系统的持续演进 [3] - 该定律被视为对“唯制程论”的突破，为半导体产业在摩尔定律逼近物理和经济极限时，提供了另一条可能的发展路径，虽然挑战重重 [4] - 华为基于此思路在过去六年已设计并量产了381款芯片，并预计首款完整采用逻辑折叠技术的麒麟芯片将于当年秋季面世，到2031年，基于该定律的高端芯片晶体管密度将达到1.4纳米制程的同等水平 [3] 摩尔定律的挑战与替代方案 - 传统摩尔定律依赖几何缩微，即每18至24个月晶体管密度翻倍，但进入7nm节点后，纯尺寸缩微的回报已趋于平缓，2nm节点的前沿芯片设计预算已超过十亿美元 [5][6] - 行业已在寻求后摩尔时代的替代方案，例如英伟达在系统集成（NVLink、CoWoS封装等）、AMD追求小芯片和先进封装、英特尔和台积电在三维堆叠方面的努力，以及苹果通过软硬件垂直集成取得成功 [7] - 华为提出的“韬(τ)定律”核心是不再依赖几何尺寸缩小，而是通过在器件、电路、芯片、系统等各个层面压缩有效常数τ来实现性能提升 [6] “韬(τ)定律”的技术内涵与定位 - 该定律的技术实现类似于“将平房升级为摩天大楼”，通过在三维空间中对逻辑分布进行拓扑重组（如3D堆叠）来缩短信号传输的物理距离，而非依赖新的光刻工艺 [11] - 有观点认为，该定律目前尚不是严格意义上的半导体发展定律，而是基于实践提炼的测算理论和对未来的系统判断，与成熟的摩尔定律短期内无法相提并论，但其成为定律的可能性存在 [10] - 该定律代表了从依赖单一制程突破到依赖器件、电路、芯片、系统四个层面系统性优化的多维度的根本性转变 [11] 对产业格局与竞争的影响 - 游戏规则从“几何空间”转向“时间系统”，可能引发行业洗牌，封装技术、新材料、互连架构、系统软件协同设计等过去被视为“配角”的领域站到了关键位置 [13] - 这为具备强大系统集成能力的公司以及专注于Chiplet和先进封装的国内初创公司打开了新的机会窗口 [14] - 对于在无法获得最先进EUV光刻机和代工服务的情况下，该路径使公司能够通过系统级的时间优化实现代际性能提升，直接挑战了依赖先进工艺节点的竞争者的优势基石 [14] - 依赖摩尔定律成功的公司，其组织、人才和技术积累围绕“工艺节点”展开，而τ定律要求的是从器件到系统的全栈能力和协同优化 [14] 面临的挑战与未来展望 - 该技术方案被指出是在缺失顶尖硬件前提下依托架构、算法等软性技术实现性能对标，但无法替代硬件层面的技术攻坚，行业发展仍需软硬件同步突破 [15] - τ定律目前更像是一个系统工程学原则，其大规模量产的经济性（需承受消费级市场的成本压力）仍是巨大未知数 [16] - 该定律的实施伴随着设备、制程、工艺、良率、散热及EDA工具等基础层面的多重挑战 [16] - 华为以自身案例证明其可行性：2020年5月至2026年5月期间设计量产了381颗芯片；预计到2029年，CPU性能核心频率将迈向4GHz及以上；麒麟SoC效率预计在三到五年内提升1倍以上；AI硬件集成度预计到2035年将增长100倍以上 [16] - 该定律向行业表明，未来投资应跟随τ而非节点，产品竞争力不再完全依赖顶尖光刻工艺，芯片封装、内存带宽、互联架构的战略地位已比肩先进逻辑制程 [17] - 华为号召产业界在未来六至十年，以τ作为核心研发目标，通过全行业在工具链、标准、性能基准等领域的协同共创，主导未来计算产业发展格局 [17]

韬定律的发布与核心观点 - 华为正式发布“韬（τ）定律”，提出以“时间缩微”替代“几何缩微”作为半导体与电子系统演进的新指导原则，通过压缩信号传播时延来驱动性能、能效和晶体管密度的持续提升 [2] - 韬定律的发布标志着国内集成电路设计思路的转变，从单纯追求更小制程节点转向以先进封装为核心的多层立体设计 [1][5] - 华为预计，到2031年，基于该定律的高端芯片晶体管密度将达到1.4纳米制程的同等水平 [2][3][20] 行业背景与挑战 - 摩尔定律（几何缩微）面临物理极限和经济效益双重挑战：晶体管尺寸缩小带来的性能提升在7纳米及以下制程后快速收窄，且2纳米节点单颗芯片设计预算已超过10亿美元 [2][10][12] - 登纳德缩放规则在2005年前后失效，导致芯片功耗密度上升、发热加剧，出现“暗硅”现象 [9] - 对于无法获取顶尖光刻设备的企业，发展受限问题显现更早，产业承压更为严峻 [13] 韬定律的理论框架与路径 - 韬定律构建了贯穿器件、电路、芯片到系统层面的多层级协同优化体系，以系统性降低特征时间常数τ为目标 [2][15] - 该定律将时间本身确立为芯片迭代的核心优化指标，衡量标准是信号在芯片中完成一次完整操作所需的时间，而非制程工艺 [15][16] - 提出代际迭代公式：下一代的τ等于当前τ除以一个缩放系数α，该系数因场景而异（如手机端每年约1.3倍，AI场景可达每年10倍），不同行业可按各自需求决定迭代速度 [17] - 华为过去六年基于此路线设计并量产了381款芯片，覆盖移动、AI、汽车、工业等多个领域 [5] 核心技术：逻辑折叠 - 逻辑折叠是韬定律落地的第一项核心技术，针对7纳米以下制程中金属互连线路延迟成为主要制约因素的问题 [18] - 该技术将关键电路拆分到纵向堆叠的多层芯片上，通过混合键合实现3D垂直互联，大幅缩短信号走线长度，从而降低关键路径延迟 [18] - 逻辑折叠的具体做法可能将高速信号部分的金属互联单独分到第二片晶圆上，为主晶圆腾出布线空间以增加有效晶体管数量 [18] 实测性能与未来目标 - 2026款麒麟芯片实测数据：晶体管密度从上一代的每平方毫米1.55亿颗提升至2.38亿颗，单代涨幅55%；核心能效提升41%；最高主频涨幅接近13%，达到3.1GHz；SRAM运行主频提升超过40%；时钟缓冲器数量减少超一半，布线长度缩减约30% [19] - 以上提升均在固定制程节点内取得，未采用新的光刻工艺 [19] - 麒麟芯片后续主频迭代计划：2027年目标3.39GHz，2028年目标3.71GHz，2029年目标4GHz；到2031年，晶体管密度目标突破每平方毫米4亿颗 [20] - 昇腾系列AI芯片预计在2030年前后引入逻辑折叠技术；到2035年，AI硬件集成度预计将增长超过100倍 [21] 对产业链的影响 - 事件发布当日，科创50指数暴涨5.88%，创历史新高；半导体产业链公司股价批量大涨，如中芯国际涨幅18.78%，华虹公司涨幅20%，盛美上海涨幅17.75%，拓荆科技涨幅16.86%，华大九天涨幅15.04%等 [4][24] - 韬定律的发布标志着国产半导体正式在混合键合和3D堆叠方向进行系统性投入，对晶圆厂、封装企业和EDA公司都有直接影响 [23] - 逻辑折叠路线意味着多层、多次的光刻、薄膜沉积、掩膜和清洗工序，对半导体设备和材料的需求是上升的（堆两层，设备和材料用量比平面方案多接近一倍） [23] - 韬定律与摩尔定律不是替代关系，而是各管空间密度与时间效率，最好的方案是两条路线齐头并进 [23] 面临的挑战与未解难题 - EDA工具链：现有为平面时代开发的芯片设计软件无法适配逻辑折叠的多层整体处理需求，华为已开发初步内部工具链，并称面向τ缩放的开源EDA工具链是“未来十年最核心的基础支撑投入” [26] - 晶圆间的工艺偏差：不同批次或工艺节点的晶圆键合后，电气参数差异对时钟信号分布和时序裕量构成压力 [26] - 能耗控制：τ是时间准则而非能耗准则，系统运行速度提升可能伴随功耗增长，韬定律必须搭配完整的能耗优化体系才能在产品中落地 [26] - 性能评测标准：现有行业基准测试（如Linpack, MLPerf, SPEC）无法评估韬定律追求的全栈协同优化效果，需要建立能够量化系统各层级延迟分布的新基准测试体系 [27]

华为公司预计，到2031年，基于韬定律的高端芯片晶体管密度有望达到1.4纳米制程的同等水平。 01 热点大事 1、华为重磅发布！"韬定律"引爆半导体概念 今天半导体概念集体走强，东芯股份、华虹公司20cm涨停，新洁能、鹏鼎控股、华天科技、新亚 制程等多股强势封板，中芯国际、晶丰明源、盛美上海、东微半导等多股大涨超10%。 据新华社消息， 5月25日，电气电子工程师学会（IEEE）在上海举办的国际电路与系统研讨会上， 华为公司发表韬定律，提出以"时间缩微"替代"几何缩微"，作为半导体与电子系统演进的新指导原 则。通过逻辑折叠等创新技术，持续压缩信号传播时延，不断提升晶体管密度，从而实现半导体与 电子系统的持续演进。 华为公司董事、半导体业务部总裁何庭波表示，在过去六年的探索实践中，华为公司设计并量产了 381款遵循韬定律的芯片。即将于2026年秋季面世的麒麟芯片，更进一步采用了基于韬定律的逻辑 折叠技术，性能有望大幅提升。 具体来看，逻辑折叠等核心技术，构建了贯穿器件、电路、芯片到系统层面的多层级协同优化体 系。包括但不限于优化晶体管和互连电阻及寄生电容，突破传统平面布局的物理边界，"软件、架 构、芯片"全栈软 ...

以下文章来源于科创日报 ，作者郑远方 科创日报 . 科创圈都在关注的主流媒体，上海报业集团主管主办，《科创板日报》出品。 今日，华为发布半导体"韬（τ）定律"概念。 2026国际电路与系统研讨会上，华为公司董事、半导体业务部总裁何庭波在题为《半导体新路径探索与实践》的主旨演讲中，正式发表了 这一定律。这是中国在全球半导体领域首次提出指导产业发展的新原则。 预计到2031年，基于该定律的高端芯片晶体管密度将达到1.4纳米 制程的同等水平。 之后，由何庭波署名的论文《A Time Scaling Theory for Multi-Layer Electronic Systems》已提交至中国科学院科技论文预发布平台，论 文详细介绍了"韬（τ）定律"。 "韬（τ）定律"是自登纳德缩放定律以来，首个在整个计算栈建立统一优化目标的缩放原理。该定律不再将晶体管面积，而是将"时间"本身作 为技术进步的核心衡量指标，采用单一特征时间常数τ作为统一优化目标，覆盖从单个开关晶体管到数据中心工作负载、跨越十二个数量级 的整个计算体系。 论文展示了两个量产级别的验证案例：在移动SoC方面，逻辑折叠技术在相同器件节点下，实现了晶体管密 ...

文章核心观点 - 华为在IEEE ISCAS 2026研讨会上提出了指导半导体产业发展的新原则“韬(τ)定律”，旨在以“时间(τ)缩微”替代传统的“几何缩微”作为半导体与电子系统演进的新指导原则[1] - 韬(τ)定律的核心目标是通过系统性降低时间常数τ，利用逻辑折叠等技术压缩芯片内部信号传播时延，从而在晶体管几何缩微放缓的背景下，持续提升晶体管密度和系统性能[1] - 该定律被视为解决摩尔定律面临物理极限和经济效益挑战后，满足指数级增长的计算性能需求的有效新路径[3] 半导体行业背景与挑战 - 主导行业半个多世纪的摩尔定律正面临严峻的物理极限和经济效益双重挑战，晶体管几何缩微放缓和成本红利消退成为发展困境[3] - 随着晶体管微缩技术逼近物理极限，摩尔定律的驱动力明显减弱，行业开始转向新芯片架构、3D封装、Chiplet（芯粒）等技术以继续提升性能[8] - 在此产业变局中，出现了如英伟达CEO黄仁勋提出的“黄氏定律”（AI芯片算力每十年提升1000倍）等新的行业定律[8] 韬(τ)定律的技术体系 - 韬(τ)定律涉及“逻辑折叠”等技术，构建了从器件、电路、芯片到系统层面的多层级技术体系[4] - **器件层面**：通过优化晶体管和互连电阻及寄生电容，最大限度缩微器件级时间常数τ[5] - **电路层面**：通过逻辑折叠技术突破传统平面布局物理边界，缩短关键路径走线长度并降低信号传播的电阻和电容负载，从而实现晶体管密度和电路性能大幅提升[5] - **芯片层面**：通过“软件、架构、芯片”的全栈软硬芯协同设计，基于实际工作负载实现指令流和数据流的细粒度控制，提高系统级并行度和效率，大幅降低端到端执行时间[5] - **系统层面**：定义灵衢总线，重构计算系统互联协议，实现超节点的统一内存编址和原生内存语义，大幅降低系统通信时延[6] - 该技术体系可总结为：在晶体管密度受限情况下，从底层器件到顶层系统优化和缩短信号传输与处理的时间，以优化芯片性能和提升能效[6] 华为的实践与应用成果 - 华为已将韬(τ)定律应用于智能手机和AI计算领域的实践[6] - 基于该定律，华为已设计并量产了381款芯片[6] - 计划于2026年秋季面世的麒麟芯片将率先采用逻辑折叠技术，性能预计将大幅提升[7] - 公司预计到2031年，基于韬(τ)定律的高端芯片晶体管密度将达到1.4纳米制程的同等水平[7] 行业意义与展望 - 韬(τ)定律的提出正值摩尔定律逐步失效的关键转折期[8] - 在摩尔定律退潮、新老定律竞逐的产业变局中，韬定律能否成为后摩尔时代的主流范式仍有待市场和产业链的长期检验[9] - 华为以规模化落地成果主动参与行业规则定义，为全球半导体行业提供了一条值得关注的中国路径[9]

行业技术演进路径 - 半导体产业主导原则面临变革，主导半个多世纪的摩尔定律正面临物理极限和经济效益的双重挑战，晶体管几何缩微放缓，成本红利消退 [3] - 华为提出以“时间(τ)缩微”替代“几何缩微”作为半导体与电子系统演进的新指导原则，即韬(τ)定律，旨在通过持续压缩信号传播时延来驱动系统持续演进 [3] - 新路径的核心目标是探索可持续演进路线，以满足当下呈指数级攀升的计算性能需求，这已成为全球半导体行业亟待攻克的共同难题 [3] 公司核心技术体系 - 华为构建了以“逻辑折叠（LogicFolding）”等为核心的多层级协同优化体系，该体系贯穿器件、电路、芯片到系统层面 [3] - 该技术体系以系统性降低时间常数τ为目标，旨在驱动各层级性能、能效、晶体管密度的持续提升 [3] 公司技术应用与实践成果 - 华为已将韬(τ)定律应用于智能手机和AI计算领域，在过去六年的实践中，基于该定律已成功设计并量产了381款芯片，广泛覆盖千行百业 [4] - 其中，计划于2026年秋季面世的麒麟芯片将率先采用逻辑折叠技术 [4] - 预计到2031年，基于韬(τ)定律的高端芯片晶体管密度将达到1.4纳米制程的同等水平 [4] 行业合作与市场反应 - 华为强调未来属于开放合作，在半导体演进路径上没有企业可以独自完成所有答案，期待与全球科学家、工程师和产业伙伴紧密合作 [4] - 在相关演讲发布当天早盘，华为盘古概念股表现强势，梅安森20CM涨停，云鼎科技开盘涨停，科大自控开涨超23%，易点天下、九联科技、南威软件纷纷高开 [4]

摩尔定律面临物理极限和经济效益双重挑战，全球芯片行业迫切需要探索新的演进路线。 5月25日，电气电子工程师学会（IEEE）在上海举办的国际电路与系统研讨会上，华为公司发表了韬(τ)定律，提出以"时间 (τ) 缩微"替代 "几何缩微"，作为半导体与电子系统演进的新指导原则。通过逻辑折叠等创新技术，持续压缩信号传播时延，不断提升晶体管密度，从而 实现半导体与电子系统的持续演进。 华为公司董事、半导体业务部总裁何庭波表示，在过去六年的探索实践中，华为公司设计并量产了381款遵循韬(τ)定律的芯片。即将于 2026年秋季面世的麒麟芯片，更进一步采用了基于韬(τ)定律的逻辑折叠技术，性能有望大幅提升。华为公司预计，到2031年，基于韬 (τ)定律的高端芯片晶体管密度有望达到1.4纳米制程的同等水平。 具体来看，逻辑折叠等核心技术，构建了贯穿器件、电路、芯片到系统层面的多层级协同优化体系。包括但不限于优化晶体管和互连电阻 及寄生电容，突破传统平面布局的物理边界，"软件、架构、芯片"全栈软硬芯协同设计，重构计算系统互联协议等。 华为公司表示，在韬(τ)定律的路径下，期待与全球科学家、工程师和产业伙伴紧密合作，共同推动半导体 ...

行业背景与挑战 - 摩尔定律面临物理极限和经济效益的双重挑战，全球芯片行业迫切需要探索新的演进路线 [1] 华为提出的新指导原则 - 华为公司在国际电路与系统研讨会上发表韬(τ)定律，提出以“时间(τ)缩微”替代“几何缩微”，作为半导体与电子系统演进的新指导原则 [1] - 新原则旨在通过逻辑折叠等创新技术，持续压缩信号传播时延并提升晶体管密度，以实现系统持续演进 [1] 华为的实践与成果 - 华为公司董事何庭波表示，在过去六年的探索中，公司已设计并量产了381款遵循韬(τ)定律的芯片 [1] - 即将于2026年秋季面世的麒麟芯片采用了基于韬(τ)定律的逻辑折叠技术，性能有望大幅提升 [1] - 公司预计，到2031年，基于韬(τ)定律的高端芯片晶体管密度有望达到1.4纳米制程的同等水平 [1] 核心技术体系 - 逻辑折叠等核心技术构建了从器件、电路、芯片到系统层面的多层级协同优化体系 [1] - 具体技术包括优化晶体管和互连电阻及寄生电容，突破传统平面布局的物理边界 [1] - 体系强调“软件、架构、芯片”全栈软硬芯协同设计，并重构计算系统互联协议 [1] 合作倡议 - 华为公司表示，期待在韬(τ)定律的路径下，与全球科学家、工程师和产业伙伴紧密合作，共同推动半导体与电子产业发展 [2]