台积电A14工艺技术路线调整 - 台积电决定在A14工艺中放弃使用高数值孔径(High NA) EUV光刻设备，转而采用传统0.33数值孔径EUV技术[2] - 该决策主要基于成本考量，High NA设备成本比传统EUV方法高出2.5倍，将大幅提高A14节点生产成本[2] - 公司计划通过多重曝光技术保持设计复杂度，避免High NA EUV的极高精度需求以降低生产成本[2] - A14芯片生产计划于2028年开始，公司表示从2纳米到A14工艺无需使用High NA技术[2] - 台积电可能在后续A14P节点采用High NA EUV技术[2] 行业技术竞争格局 - 英特尔代工厂将在18A工艺中使用High NA EUV技术，预计最早明年推出，比台积电A14P节点早约4年[2] - 几家DRAM制造商也在采用High NA EUV技术，目前在技术采用上比台积电更具优势[2] - 台积电在采用最新光刻工具方面将落后竞争对手至少四年[2] ASML光刻系统进展 - ASML已交付第五台EXE:5000 High NA系统，第二季度开始交付EXE:5200型号[5] - 客户目前处于研发阶段，预计2026-2027年试生产，随后在先进节点关键层量产[5] - 低数值孔径NXE:3800E系统全面出货，每小时产能220片晶圆，比前代提升30%[5] - 低数值孔径EUV系统平均售价为2.27亿欧元(2.588亿美元)[5] 技术应用效果 - 英特尔使用High NA EUV在一个季度内曝光超过3万片晶圆，单层工艺步骤从40步减少到10步以下[5] - 三星报告显示High NA EUV在某个用例中使周期时间缩短60%[5] - 低数值孔径EUV系统成熟度已支持先进逻辑和内存节点的大批量生产[5]

国芯网[原:中国半导体论坛] 振兴国产半导体产业！ 不拘中国、 放眼世界 ！ 关注 世界半导体论坛 ↓ ↓ ↓ 4月3日消息，近日ASML宣布，计划在日本将其先进的极紫外光刻机的员工人数扩增5倍！ 半导体公众号推荐 半导体论坛百万微信群 加群步骤： 第一步：扫描下方二维码，关注国芯网微信公众号。 第二步：在公众号里面回复"加群"，按照提示操作即可。 爆料｜投稿｜合作｜社群 ASML的EUV技术被认为是制造下一代高性能芯片的核心。随着全球对高性能芯片需求的快速增长， ASML的扩张不仅能提升其在日本的业务能力，还将助力日本半导体产业的技术升级与人才培养。 与此同时，日本本土半导体企业Rapidus正计划启动2纳米工艺的试产，预计本月开始，并力求在2027年 前实现全面量产。 为了适应日本不断增加的 EUV 设备数量，ASML 将在 2027 年前将日本维护人员规模增加到 100 人。 芯片制造涉及数百至上千道工序。如果设备在光刻阶段停止工作，则大多数工序都需要停止。ASML 估计，EUV 设备意外停机每分钟将造成数千美元的机会损失。维修团队需要全天候驻扎在客户工厂附 近。 ASML的这一举措不仅是对其业务的扩展 ...

如果您希望可以时常见面，欢迎标星收藏哦~ EUV技术自从其提出以来，面临着多重挑战，包括高成本、复杂的光学系统以及需要在高精度 下制造光罩等。然而，随着技术不断成熟，EUV逐渐突破了制程限制，尤其在10nm及以下的制 程中展现出了其不可替代的优势。 近期，英特尔、imec、美光、三星等公司纷纷宣布与EUV相关的重要进展，进一步加速了EUV 技术的商用应用及发展，这标志着EUV技术进入了新的阶段，有着显著的变革。 High NA EUV，厂商新进展 在2025年SPIE先进光刻 + 图案化技术大会上，不少顶尖的芯片厂商讨论了EUV光刻机尤其是最新一 代的High NA EUV光刻机的一些应用进展。 英特尔，季产3万片 英特尔是第一家购买High NA EUV光刻机的芯片厂商，据悉，每台机器价值高达3.5亿欧元。不过英 特尔采用这些新机器暂时用于研发用途。英特尔工程师Steve Carson在 SPIE 先进光刻+图案会议上 透露，英特尔去年在其位于俄勒冈州希尔斯伯勒附近的D1开发工厂安装并开始使用两台ASML High-NA Twinscan EXE:5000 EUV 光刻工具，目前已使用这些系统在一个季度内处 ...