市场展望 - 2030年全球半导体市场将突破1万亿美元，高性能计算（HPC）占比达45%，智能手机占25%，汽车占15%，物联网占10% [4][5] - 边缘计算场景对高能效处理的迫切需求驱动半导体市场长期增长，AI功能深度集成是主要推动力 [4] - 汽车产业快速成长推动台积电N4、N3及N6RF工艺在自动驾驶领域加速应用，数据中心市场指数级成长推动5nm和3nm设计及CoWoS®、SoIC®先进封装技术发展 [5] 先进制程技术 3nm家族 - N3P已于2024年Q4量产，在相同漏电率下性能提升5%或功耗降低5-10%，晶体管密度提升约4% [6][8] - N3X支持1.2V电压，相同功耗下性能提升5%或功耗降低7%，预计2024年下半年量产，但漏电功耗可能增加250% [9] - 3nm家族已收到超过70个NTOS，预计成为高容量、长时间运行的节点 [6][10] 2nm及以下制程 - N2（2nm）制程256Mb SRAM良率>90%，预计2024年下半年量产，N2P将于2026年下半年量产，相比N3E性能提升18%或功耗降低36%，密度提高1.2倍 [11][13] - A16制程融合NanoFLEX晶体管架构、超级电轨和DTCO技术，2026年下半年量产，相比N2P性能提升8-10%或功耗降低15-20%，逻辑密度提升7-10% [14][16][18][19] - A14制程基于第二代GAA晶体管技术，2028年量产，相比N2性能提升15%或功耗降低30%，逻辑密度增加20% [20][21][22] 先进封装技术 - TSMC 3DFabric®技术包括SoIC-P和SoIC-X，N3-on-N4堆叠方案将于2025年量产，A14-on-N2方案2029年就绪 [23][25][26] - CoWoS技术支持硅中介层和有机中介层，InFO技术扩展至汽车应用 [26] - SoW-X基于CoWoS技术，运算能力比现有方案高40倍，2027年量产 [29][30] 特殊制程技术 汽车技术 - N7A、N5A、N3A满足L2-L4级ADAS需求，每代技术性能提升20%或功耗降低30-40%，N3A预计2024年底通过汽车认证 [32] - 28nm RRAM已通过汽车认证，22nm MRAM已量产，16nm MRAM准备就绪 [36][37] 物联网与射频技术 - N4C RF相比N6RF+功耗和面积减少30%，2026年Q1试产，支持Wi-Fi 8和AI功能 [39][40] - 16HV FinFET高压平台相比28HV功耗降低28%，逻辑密度提升41%，适用于OLED和AR眼镜 [41][42] 制造与产能规划 - 2025年AI相关晶圆出货量达2021年12倍，大尺寸芯片出货量达8倍 [44][45] - 2022-2026年SoIC产能CAGR超100%，CoWoS产能CAGR超80% [45] - 2025年新增9座设施，包括6座中国台湾晶圆厂和1座先进封装厂 [45] 可持续发展 - 2040年实现RE100，2050年净零排放，加入SBTi设定减碳目标 [46] - 2030年供应链碳排放降低50%，资源回收率98%，工业用水循环利用率97%以上 [46][47]

台积电产能扩张与技术进展 - 2024年台湾与海外扩建9个厂，包含8座晶圆厂和1座先进封装厂，远超往年平均每年5个厂的扩建速度[1] - 3纳米产能2024年预计增加60%，2025年整体产能将成长超过60%[1][2] - 2纳米制程将于2025年下半年量产，初期良率表现超越预期，将在新竹与高雄建置专属产线[1][2] - 台中晶圆25厂预计2028年量产2纳米及更先进技术，高雄将建5座厂包含A16及更先进技术[1] 制程技术发展 - 3纳米家族制程进入第三年量产，包括N3E、N3P、N3X多样技术版本，良率表现与5纳米相当且已具备车用芯片品质[1] - 2纳米技术采用新一代纳米片电晶体架构，制程更为精细[2] - A14制程预计2028年量产，与2纳米相比：相同功耗下速度提升10%-15%，相同速度下功耗降低25%-30%，逻辑密度增加超过20%[4] 全球布局与产能 - 美国亚利桑那州厂2024年底量产4纳米，日本熊本厂2024年初投产且良率与台湾接近，熊本二厂已开建，德国德勒斯登厂按计划推进[2] - 先进封装领域3D Fabric平台通过AI自动化提升良率，SOIC产能自2022年以来已倍增，CoWoS产能年增达80%[2] - 在台中、嘉义、竹南、龙潭和台南持续扩大封装厂产能，并规划设立海外封装基地[2] AI与半导体行业展望 - AI芯片规模2021-2025年预计成长12倍，与AI直接相关的大面积芯片出货量将成长8倍[2] - 2025年半导体行业预计成长10%以上，2030年产值有望达1万亿美元，其中AI占比将达45%[3][4] - 2024年为AI元年，AI将持续推动5纳米、4纳米及3纳米等先进制程及先进封装技术需求[3] 应用领域发展趋势 - 智能手机、电脑和物联网市场增长温和，汽车市况疲软但自驾功能将推动技术向5纳米等先进制程演进[4] - 2030年半导体应用占比预测：手机约25%，汽车15%，物联网10%[4] 永续发展目标 - 2040年达成RE100，2050年实现净零排放目标，已导入碳捕捉技术与AI节能机制[3] - 2025年起碳排放将出现拐点并呈下降趋势[3]

国芯网[原:中国半导体论坛] 振兴国产半导体产业！ 不拘中国、 放眼世界 ！ 关注 世界半导体论坛 ↓ ↓ ↓ 4月29日消息，据台媒报道，中国台湾计划加强对先进制程技术出口管控， 新的措施将强制执行"N- 1"技术限制，将实质上禁止台积电出口其最新生产节点！ 此次修订的规则基于修订后的《产业创新法》第22条，预计将于2025年底生效，不过相关部门表示，该 法的实施日期将在各子法规修订后（六个月内）公布，这意味着最早可能在2025年底开始实施。 在此修订之前，中国台湾法规并未明确要求对半导体制造工艺进行此类管控。这些规定基于修订后的 《产业创新法》第22条，预计将于2025年底生效。 台积电最先进制程技术存在重大变数。目前，台积电拥有一个尖端节点：N3P（3nm）制程。但到今年 年底，台积电将开始采用N2（2nm）制程生产芯片，这将成为其旗舰技术。 然而，从2026年底开始，台积电预计将拥有两个旗舰节点：面向不需要高级供电的客户端应用的N2P， 以及面向高功耗HPC（高性能计算）应用的配备Super Power Rail背面供电的A16（1.6nm）工艺。 中国台湾将视哪项制程技术为"旗舰"并因此限制出口，或 ...

台积电技术路线图更新 - 公司发布第二代GAA工艺14A，计划2028年投产，良率已提前达标，相比N2工艺在相同功耗下速度提升15%或相同速度下功耗降低30%，逻辑密度提升20%以上 [1][8][10] - A14采用NanoFlex Pro架构实现设计灵活性，首代不支持背面供电(2028年量产)，支持SPR背面供电版本计划2029年推出 [12][13][26] - 3nm工艺进展：N3P已投产，相比N3E性能提升5%或功耗降低5-10%，密度提升4%；N3X计划2025年下半年量产，支持1.2V电压但漏电增加250% [15][16][17] 先进封装技术发展 - CoWoS技术2027年将实现9.5倍光罩尺寸量产，集成12个以上HBM堆栈；SoW-X技术计算能力达现有CoWoS方案40倍，计划2027年量产 [2][39] - 3DFabric技术组合包含SoIC-P(16微米间距)和SoIC-X(几微米间距)等方案，支持芯片/晶圆级3D集成 [35][37] - 集成硅光子和高密度电感器技术将功率传输密度提升5倍，解决AI加速器数千瓦级功耗挑战 [44][47] 各应用领域技术布局 - 高性能计算：推出COUPE硅光子引擎和HBM4逻辑基片，IVR电压调节器功率密度提升5倍 [3][42] - 智能手机：N4C RF技术相比N6RF+功耗和面积减少30%，支持WiFi8和AI功能，2026年Q1风险生产 [4] - 汽车电子：N3A工艺通过AEC-Q100一级认证，满足汽车级DPPM要求，已开始应用于ADAS/AV芯片 [5] - 物联网：N6e超低功耗工艺已投产，N4e工艺继续提升边缘AI能效 [6] 半导体行业趋势 - AI驱动半导体需求快速增长，预计行业规模将突破1万亿美元，公司凭借移动SoC经验占据优势 [20][22] - N2工艺流片量首年即超N3，2026年下半年量产的N2P相比N3E速度提升18%/功耗降36%/密度1.2倍 [31][33] - 先进制程与封装需协同发展，公司正开发统一解决方案满足AR眼镜、人形机器人等未来产品需求 [49][50][52]

核心观点 - 台积电在TSMC Symposium 2025上发布了第二代GAA工艺14A，计划2028年投产，相比N2工艺在相同功耗下速度提升15%，相同速度下功耗降低30%，逻辑密度提升20%以上 [2][8][10] - 公司推出多项新技术覆盖高性能计算、手机、汽车和物联网领域，包括9.5光罩尺寸CoWoS封装、SoW-X晶圆级系统等 [2][4][5][6] - 3nm工艺路线图更新，N3P已投产，N3X计划2025年下半年量产，相比N3E性能提升5%，功耗降低7% [16][17][18] - 先进封装技术成为发展重点，3DFabric技术组合支持从微凸块到无凸块的多层次集成方案 [34][36][38] - 人工智能成为技术发展主要驱动力，推动半导体行业向更高性能、更低功耗方向发展 [19][21][43] 技术路线图更新 14A工艺 - 采用第二代GAA纳米片晶体管和NanoFlex Pro架构，2028年量产基础版，2029年推出带背面供电的SPR版本 [8][13][14] - 与N2相比性能提升10-15%，功耗降低25-30%，逻辑密度提升1.2-1.23倍 [10][12][25] - 初期版本采用正面供电，适合客户端和边缘应用，高性能版本将引入背面供电网络 [13][25] 3nm工艺进展 - N3P已投产，相比N3E性能提升5%，功耗降低5-10%，密度提升4% [16][17] - N3X计划2025年下半年量产，支持1.2V高压，Fmax性能再提升5%但漏电增加250% [17][18] - N3C为压缩版本，优化工艺密度 [23] 16A工艺 - 首款采用SPR背面供电技术，计划2026年下半年量产 [27] - 相比N2P速度提升8-10%，功耗降低15-20%，密度提升7-10% [12][27] 应用领域技术 高性能计算 - CoWoS技术升级至9.5光罩尺寸，支持12个以上HBM堆栈集成，2027年量产 [2] - SoW-X晶圆级系统计算能力达现有CoWoS方案的40倍，2027年量产 [2] - 集成硅光子引擎COUPE和IVR电压调节器，功率密度提升5倍 [3][43][46] 智能手机 - N4C RF技术支持WiFi8和AI功能，相比N6RF+功耗和面积减少30%，2026年Q1风险生产 [4] 汽车电子 - N3A工艺通过AEC-Q100一级认证，满足汽车级DPPM要求，已开始量产 [5] 物联网 - N6e超低功耗工艺已投产，N4e工艺继续提升边缘AI能效 [6] 先进封装发展 - 3DFabric技术组合包含SoIC-P（16微米间距）、SoIC-X（几微米间距）等方案 [36] - CoWoS系列支持硅中介层、有机中介层和局部硅桥三种互连方式 [38] - InFO平台扩展至汽车应用，TSMC-SoW实现晶圆级系统集成 [38] - 集成稳压器和高密度电感器技术将功率传输密度提升5倍 [46] 行业趋势 - AI成为半导体技术发展核心驱动力，推动高性能计算需求爆发式增长 [19][21][43] - 先进制程与先进封装协同发展成为关键，台积电提供从晶体管到系统级完整解决方案 [51] - 人形机器人、AR眼镜等新兴应用将需要更复杂的异构集成方案 [48][49]

核心观点 - 2024年AI芯片需求爆发推动半导体行业结构性转型，台积电凭借技术、制造和生态优势巩固全球领先地位 [1] - 公司全年营收达900亿美元（+30%），净利365亿美元（+35.9%），毛利率56.1%和营业利益率45.7%均创新高 [2] - 7纳米及以下先进制程营收占比提升至69%（2023年为58%），3纳米制程占晶圆销售18% [3][8] - IDM 2.0市场份额从28%提升至34%，晶圆年出货量达1290万片12英寸当量（+7.5%） [2][3] - 研发投入占营收7.1%，2纳米制程取得关键进展并布局A16/A14平台 [16] 财务与市场表现 - 高效能运算产品占营收51%，智能手机35%，物联网6%，车用电子5% [4] - 北美市场贡献70%营收，中国大陆11%，亚太（不含中日）10%，日本5%，欧洲/中东/非洲4% [3] - 客户基础高度多元化：服务522家客户生产11,878种产品，覆盖288种制程技术 [3] 制程技术布局 先进逻辑制程 - 3纳米N3E量产并优化功耗表现，N3P平衡性能与能效，N3X完成验证（2025年量产） [7][8] - 4纳米N4/N4P进入第3年量产，N4C开发完成（2025年导入） [8] - 5纳米N5P、N6、N7+持续应用于智能终端和车用芯片 [8] 低功耗与特殊制程 - N6e/N12e技术优化物联网设备电压设计，22ULL平台服务蓝牙/Wi-Fi芯片 [9] - N3A车用平台推出0.9版设计套件，N5A通过车规认证 [10] - N4C RF与N6 RF+技术满足5G毫米波需求，RRAM技术应用于AI边缘设备 [10] 新兴技术 - 布局高电压BCD工艺、氮化镓、OLED-on-Silicon显示驱动技术 [11] - 开发COUPE光子堆叠平台支持三维集成与高速互连 [10] 全球产能与制造 - 台湾四座GIGAFAB年产能1274万片12英寸晶圆，覆盖0.13微米至3纳米节点 [13] - 美国亚利桑那N4厂提前量产，日本熊本特殊制程厂良率优异，德国德勒斯登车用厂建设中 [13][14] - 智能制造系统延伸至后段封装厂，AI/ML技术提升良率与可靠性 [14] 研发与未来技术 2纳米及以下节点 - 2纳米平台完成制程定义进入良率提升阶段，客户IP验证完毕 [16] - A16采用晶背供电与纳米片架构，A14兼顾HPC与移动需求 [16] - 高数值孔径EUV技术提升微影精度，光罩缺陷检测平台优化 [17] 先进封装与3D集成 - TSMC 3DFabric平台包含SoIC、SoW、CoWoS等技术 [17] - 5纳米Chip-on-Wafer堆叠量产，3纳米方案2025年投产 [18] - CoWoS-L融合RDL与LSI技术提升系统设计灵活性 [19] - SoW实现晶圆级异质整合，首代产品2024年量产 [19] 材料与器件创新 - 碳纳米管晶体管(CNFET)实现最优性能架构 [23] - 单层MoS₂通道双层堆叠纳米片晶体管突破二维材料集成 [23] - p型SnO与n型IWO氧化物晶体管突破性能瓶颈 [24] - STT-MRAM系统优化实现27.1-45.3%读取能效提升 [25] 战略定位 - 专注代工模式，五大技术平台覆盖高效运算（51%营收）、智能手机（35%）等市场 [4][6] - 开放创新平台与TSMC Grand Alliance强化生态合作 [21] - 后摩尔时代通过3D集成与材料创新延续技术领先性 [17][23]

核心观点 - 2024年AI芯片需求爆发推动半导体行业结构性转型，台积电凭借技术领先、产能扩张和全球战略布局巩固行业领导地位 [2] - 公司全年营收达900亿美元（+30%），净利365亿美元（+35.9%），毛利率56.1%创历史新高，7nm以下先进制程营收占比提升至69% [3] - 技术研发投入占营收7.1%，在2nm及更先进节点取得突破，同时通过3D封装技术延伸摩尔定律极限 [12][13] - 全球产能布局形成"台湾中心+多点扩张"模式，美国N4厂/日本特殊制程厂相继投产，德国车用芯片厂启动建设 [11] 财务与市场表现 - 2024年合并营收900亿美元（同比+30%），税后净利365亿美元（同比+35.9%），毛利率56.1%和营业利益率45.7%均创新高 [3] - IDM 2.0市场份额从28%提升至34%，晶圆出货量达1,290万片12英寸当量（同比+7.5%） [3] - 北美市场贡献70%营收，高效能运算产品占比51%成为最大收入来源，智能手机占35% [3] - 7nm及以下先进制程营收占比从58%提升至69%，3nm制程单独贡献18%晶圆销售额 [3][7] 技术平台布局 逻辑制程 - 3nm平台形成N3E/N3P/N3X产品矩阵，N3X专为AI/服务器设计预计2025年量产 [7] - 4nm节点推出N4C精简版提升晶体管密度，5nm强化版(N5P)持续服务智能终端市场 [7] - 低功耗平台N6e/N12e优化物联网设备能效，22ULL技术支撑蓝牙/Wi-Fi芯片制造 [7] 特殊制程 - 车用领域推出N3A平台（基于N3E）和N5A车规制程，射频技术N4C RF支持5G毫米波需求 [8] - 嵌入式存储器N12e RRAM平衡成本与可靠性，COUPE光子堆叠平台实现三维光互连 [8] - 拓展GaN功率器件、OLED驱动等新兴技术，覆盖AR/VR和智能电源应用 [9] 全球制造能力 - 台湾四座GIGAFAB年产能达1,274万片12英寸晶圆，覆盖0.13μm至3nm全节点 [11] - 美国亚利桑那N4厂良率对标台湾基地，日本熊本特殊制程厂实现优异良率 [11] - 德国德勒斯登车用芯片厂启动建设，智能制造系统延伸至后段封装环节 [11] - SMP超级制造平台统一良率管控，AI/ML技术提升故障预测与制程调整效率 [11] 研发与前沿技术 - 2nm平台完成定义进入良率提升阶段，A16采用晶背供电+纳米片架构，A14兼顾HPC/移动需求 [12] - High NA EUV光刻技术取得突破，优化线宽均匀性至1nm以下节点 [12] - 3DFabric封装平台包含SoIC/CoWoS/InFO等技术，5nm芯片堆叠已量产，3nm方案2025年投产 [13] - 探索碳纳米管晶体管(CNFET)和二维材料MoS₂通道器件，展示p型SnO和n型IWO氧化物晶体管 [16] 战略定位 - 坚持纯代工模式，五大技术平台覆盖HPC/智能手机/物联网/车用/消费电子全领域 [3][4] - 通过开放创新平台和TSMC大同盟强化生态合作，不涉足自有品牌芯片 [14] - 研发投入聚焦逻辑微缩、材料创新和系统集成三大方向，布局5-10年技术储备 [16]