公司技术进展 - 英特尔在电子元件技术大会（ECTC）上披露了EMIB-T芯片封装技术突破，包括新分散式散热器设计和热键合技术，可提高可靠性和良率并支持更精细的芯片间连接 [1] - EMIB-T技术升级集中在三方面：引入TSV垂直互连、集成高功率MIM电容器、跃升封装尺寸与集成密度 [1] - EMIB-T支持最大120x180毫米封装尺寸，单个封装可集成超过38个桥接器和12个矩形裸片，凸块间距达45微米，未来计划缩小至25微米 [2] - EMIB-T通过TSV供电将电源传输电阻降低30%以上，数据传输速率达32 Gb/s+，带宽提升约20%，延迟减少约15% [6][7] - 该技术支持有机基板和玻璃基板，后者可实现25微米凸块间距和更高效信号传输，是未来封装战略重点 [7] 技术应用与优势 - EMIB-T能稳定支持HBM4/4e内存的3.2 TB/s带宽，适用于AI加速器、数据中心处理器和超算芯片 [7][8] - 新型热压粘合工艺提升大型封装基板制造良率和可靠性，分解式散热器技术可将热界面材料焊料空隙减少25%，支持TDP高达1000W的芯片封装 [7] - 该技术为Chiplet设计提供统一封装平台，支持多来源芯片（如英特尔CPU、第三方GPU和内存）集成，AWS和思科已合作应用于下一代服务器 [8] - 与台积电CoWoS相比，EMIB-T在电源完整性和信号稳定性更具优势，Foveros-R/B等衍生技术拓展了应用场景 [9] 商业化与战略规划 - 西门子EDA推出基于TSV的EMIB-T参考流程，构建从热分析到信号完整性的完整工具链加速商业化 [9] - 英特尔计划2025年下半年实现EMIB-T量产，凸块间距从45微米逐步缩小至25微米，2028年目标单个封装集成超24颗HBM [9] - 公司采用开放策略，为完全不使用英特尔制造组件的芯片提供封装服务，以拓展代工厂客户关系 [9] - 该技术是英特尔代工厂战略的重要组成部分，将影响全球半导体封装技术发展方向 [9] 行业背景 - 现代处理器采用复杂异构设计集成多种计算和内存组件以提升性能、成本和能效 [4] - 先进封装技术是异构设计的基石，行业正向Chiplet设计转型 [5] - 英特尔需持续推进新技术研发以与台积电等竞争对手保持同步 [6]

美国EDA断供事件影响 - 西门子EDA接到美国商务部通知暂停对中国大陆的技术支持和服务 部分技术网站已对中国区用户禁止访问 Synopsys和Cadence也处于观望状态 [2] - 若全球三大EDA供应商同时限制中国市场 依赖进口工具的高端芯片设计企业将面临巨大挑战 3nm以下先进制程研发可能被直接卡住脖子 [2] - EDA是芯片设计的核心工具链 没有EDA即便有顶级光刻机也无法完成芯片设计 5nm芯片设计成本差距可达200倍（4000万美元vs77亿美元） [3] - 全球EDA市场超80%被Synopsys、Cadence、西门子EDA三大巨头垄断 中国市场国产化率不足12% [3] 国产EDA企业现状 华大九天 - 国内唯一提供模拟电路设计全流程EDA工具的企业 覆盖模拟电路设计、平板显示、晶圆制造等领域 2023年营收10.1亿元同比增长26.6% [4] - 通过收购芯和半导体补全Chiplet设计工具链 新增存储电路、射频电路全流程工具系统 [4] - 2024年研发投入达8.68亿元 重点突破5nm以下工艺验证工具 [5] 概伦电子 - 在半导体器件特性测试、SPICE仿真等领域达到国际领先水平 SPICE仿真器已通过7nm/5nm先进工艺验证 [6] - 通过4次并购整合形成EDA全版图布局 2023年设计类EDA营收占比提升至30% [6] - 与台积电合作开发3nm工艺模型 进入国际大厂供应链 [7] 广立微 - 专注芯片成品率提升及晶圆级测试 测试设备及配件业务占比超80% [7] - 通过收购亿瑞芯切入设计类EDA领域 2023年软件开发及授权业务同比增长34.3% [8] - 受益于浦东新区EDA采购补贴政策 2025年预计获得千万级资金支持 [8] 国产EDA突围路径 - AI与EDA深度融合：合见工软发布数据中心级硬件仿真平台UVHP支持460亿门设计规模 华大九天探索大模型辅助设计验证目标缩短研发周期30%以上 [10] - Chiplet与先进封装：华大九天推出3DIC Chiplet全流程设计平台支持2.5D/3D封装 通富微电加速布局Chiplet设计工具 [10] - 开源生态与国际合作：香山处理器等开源项目推动国产EDA工具验证 概伦电子、芯华章等企业与三星、海力士合作 [11][12] 行业未来展望 - 未来三年国产EDA市场规模预计突破200亿元 年增速达18.7% 2025年国产化率有望提升至25% [13] - 技术攻坚方向包括全流程平台整合、工艺协同创新（重点突破5nm以下工艺验证工具）、人才储备（年培养人才超5000人） [14][15][16]