公司投资计划 - 意法半导体宣布在法国图尔工厂开发下一代面板级封装技术 并获得超过6000万美元资本投资 [2] - 试验生产线预计2026年第三季度投入运营 [2] - 投资是公司重塑制造足迹计划的一部分 重点关注法国和意大利的先进制造基础设施和长期场地开发 [2] 技术发展 - 公司自2020年开始开发采用直接铜互连(PLP-DCI)的面板级封装技术 用铜互连取代传统导线或焊料凸点连接 [2] - 该技术提高电气性能 散热和小型化 同时降低功率损耗 [2] - 马来西亚自动化PLP-DCI生产线目前每天生产超过500万块700x700毫米大面板 [2] 行业技术特点 - 面板级封装是先进芯片封装和测试技术 可提高效率 降低成本并实现更小 更强大 更具成本效益的设备 [2] - 项目预计受益于与当地研发生态系统的协同效应 包括CERTEM研发中心 [2]

晶圆级2.5D/3D封装技术现状 - 晶圆级2.5D/3D异构集成技术商业化应用愈发普及，芯片高集成化和尺寸小型化是主要目标 [2] - 2.5D CoWoS封装尺寸持续迭代扩大，中介层已从标准尺寸扩展至4倍掩膜尺寸，达到68mm*68mm [2] - 未来两年内，2.5D封装中介层尺寸预计将突破120mm*120mm [2] - 对于300mm晶圆载板，2.5D中道制造工艺和封装产出效率将受到限制 [2] 面板级封装技术优势与发展阶段 - 面板级封装具备更大的有效封装面积，其产出效率比晶圆级封装高3至7倍，正作为下一代封装技术崭露头角 [2] - 面板级封装技术发展分为三个阶段：第一阶段是分立器件、功率SiP已有产品率先导入PLP技术 [3] - 第二阶段是数模混合多芯片封装导入PLP技术，集中于消费电子和物联网产品 [3] - 最终阶段是存算一体芯片导入PLP技术，目前仍处于技术规模和样品开发阶段 [3] - 存算一体面板级封装技术的导入预计将在3至5年后铺开，标志着其与晶圆级2.5D/3D封装技术正式展开竞争 [3] 面板级封装面临的挑战 - 工艺层面挑战包括：大尺寸化带来芯片放置或键合过程中的位移量控制难度、细线宽线距制作难度、应力与翘曲的控制精度远高于晶圆级封装 [6] - 产业生态层面挑战包括：搭建新设备及材料供应链、工艺及产线需要巨大投资，尤其在高阶存算一体芯片领域 [6] - 早期面临FOPLP需求不饱满、客户导入信任度的不确定性以及欠缺面板尺寸标准化方案等问题 [6] - 设备及材料供应链难以开发标准化产品，因封装材料在不同规格承载板上呈现差异化特性，需定制化开发 [6] 行业会议与前沿技术焦点 - 行业计划举办异质异构集成年会，主题为聚焦异质异构技术前沿，共赴先进封装芯征程 [7] - 会议核心议题包括多材料异质异构集成、光电融合、三维异构集成、光电共封装、晶圆级键合、晶圆级光学、半导体材料与装备、TGV及FOPLP等前沿先进封装技术 [7] - 会议旨在推动技术创新与产业应用深度融合，助力打造先进电子信息产业高地 [7]

面板级封装技术市场现状与前景 - 2024年中国面板级封装市场规模为38百万美元 占全球市场的20% 预计2028年整体市场体量突破1亿美元[2] - 技术处于推广阶段 项目盈利微薄甚至亏损 头部企业未来定位于存算芯片封装应用[2] - 中国大陆企业技术实力可比肩国际大厂 紧跟前沿技术发展[2] 主要厂商技术布局与竞争格局 - 全球市场份额集中在三星电子 日月光 ST意法半导体 力成科技 合肥矽迈微 重庆矽磐微等厂商[2] - 矽磐微基于华润微研发能力 国内市场占有率排名前二 专注功率半导体封装[3] - 奕成科技定位高端逻辑芯片多维异构集成 合肥矽迈微拓展3D SiP和先进芯片板级封装[3] - 多家本土企业加速打造技术平台 等待2-3年后技术迭代周期占据本土市场份额[4] 技术参数与应用领域 - 基板尺寸覆盖300*300至650*650 线宽线距从最小1μm至50μm[5] - 应用领域包括PMIC RF 分立器件 CPU GPU MEMS等功率半导体和逻辑芯片[5] - 技术平台包含eWLB/M系列 Panel SEMI PLP CHIEFS等 基板类型分PCB基和显示面板基[5] 产业会议与技术发展方向 - 2025年11月17-19日举办异质异构集成年会 聚焦多材料异质异构集成和光电融合技术[5][6] - 核心技术包括三维异构集成 光电共封装 晶圆级键合 TGV与FOPLP等前沿封装技术[6] - 会议目标为聚资源造集群 推动长三角地区先进电子信息产业发展[5]