文章核心观点 先进封装技术正成为后摩尔时代半导体行业发展的关键驱动力，它通过芯粒（Chiplet）异构集成、2.5D/3D堆叠等技术，有效应对了先进制程成本暴涨、单芯片物理尺寸限制以及“内存墙”、“功耗墙”等挑战，为AI算力、边缘计算等高端应用提供了性能、功耗与成本的最优解，并正在重塑行业竞争格局 [8][9][27][33] 先进制程成本挑战与行业格局变化 - 先进制程成本指数级上升，设计成本从65nm的2800万美元飙升至2nm的7.25亿美元，5nm工厂投资是20nm的5倍，中小企业已无力承担 [8][9] - 高昂成本导致行业集中度向头部晶圆厂倾斜，而先进封装通过“混合制程”让中小企业无需依赖先进制程即可参与高端芯片设计，成为重构行业格局的关键变量 [9] 芯粒（Chiplet）异构集成的优势 - 核心是“按需分配工艺”，例如CPU用3nm，I/O、模拟电路用成熟制程，最大化性价比 [11] - 相比单片集成（SoC），优势在于：IP复用可缩短研发周期30%以上；小芯片良率更高，拆分后整体良率叠加降低生产成本；独立验证机制减少试错成本，缩短上市时间 [11] - 当系统模块达到8个时，SoC成本呈指数级暴涨，而采用芯粒+3D堆叠（S3D）的方案能在近似性能下实现成本优势 [17] 先进封装在不同应用场景的架构选择 - 性能/瓦/美元成为核心评估指标，行业从“单纯追性能”转向“综合性价比” [19] - 中小系统（如手机芯片）适合“大芯片+3D堆叠”（L3D），追求极致性能；大规模系统（如AI服务器）适合“芯粒+3D堆叠”（S3D），平衡性能与成本 [16][23] - 架构选择根据应用场景动态调整，为不同技术路线的企业提供了差异化竞争空间 [24][25] 先进封装是AI芯片发展的关键路径 - AI加速器性能增速从2017-2022年的47%飙升至ChatGPT后的84%，单芯片已无法承载大模型运行 [27] - 先进封装通过“芯粒+中介层”突破光刻机reticle（830mm²）的尺寸限制，例如台积电CoWoS方案将芯粒拆分后再通过中介层拼接成更大封装面积 [27][31][32] - 2.5D封装集成HBM成为业界标配，数TB/s的内存带宽破解“内存墙”难题，AI算力需求倒逼封装技术升级，三者形成共生增长关系 [29] - 中介层技术的迭代速度将直接决定AI算力的扩张上限，掌握高可扩展性中介层技术的企业将占据主导地位 [34] 互连技术的演进与核心价值转移 - 引线键合已成为性能瓶颈，先进封装通过凸块、焊球、晶圆级封装等方案提升I/O密度，互连密度从1960年代的2/mm²将提升至未来的131072/mm² [38] - 技术参数快速迭代：微凸块间距从30μm缩小至8μm（2025年），RDL线宽/线距从2mL/S降至0.4mL/S，层数从4层增至10层（2026年），每缩小1μm凸块间距，互连密度可提升约20%，延迟降低15% [42] - 先进封装的价值量从后端“辅助工艺”向核心“性能赋能环节”转移，互连相关的中介层、键合、RDL等环节利润率将持续高于传统封装 [39] 光电共封装（CPO）与边缘AI的驱动 - CPO技术将光器件与芯片封装集成，2025年2.5D CPO商用后带宽达3.2T，功耗降至传统方案的0.6x，2030年3D CPO带宽将达12.8T [45] - 短期内形成“电互连为主、光互连为辅”的混合架构，光互连占比将持续提升 [46][47] - 边缘AI（如自动驾驶）需求“高带宽+小型化+低功耗”，SiP封装成为关键解决方案，其增速已超过数据中心，成为先进封装的第二增长曲线 [49][50] - 汽车电子向“中央计算”转型，芯片集成度提升，倒逼封装技术向更高互连密度、更强异构集成能力升级，具备车规认证的封装企业将获得竞争优势 [53] 2.5D封装技术路线与市场格局 - 2.5D封装基于中介层分为硅中介层、有机中介层和硅桥三类，技术路线从“百花齐放”进入“主流集中”阶段 [71][73] - 硅中介层性能优但成本高、可扩展性差；模塑中介层兼具性能与成本，可实现>3.3×reticle扩展，是未来Chiplet异构集成的首选；RDL中介层适用于成本敏感场景 [80][90] - 行业从“标准化产品”向“定制化服务”转型，OSAT企业的盈利能力将与“方案设计能力”强相关 [84] - 国际龙头（台积电、英特尔、三星）在技术成熟度和市场份额上占优，国内企业（长电科技、盛合晶微等）通过对标国际技术和绑定国内核心客户快速突破，国产替代趋势明显 [76][77][78][107] 3D封装与混合键合技术 - 3D封装核心优势是更高互连密度、更低功耗、更小尺寸，通过混合键合技术将互连间距从20μm降至<10μm，是未来大方向 [117][123] - 混合键合通过原子级电介质与金属直接连接，消除焊料层，但大规模量产受制于表面洁净度、对准精度、高温退火、吞吐量与良率等多重挑战 [126][127] - 键合架构中，晶圆对晶圆（W2W）吞吐量高，适用于存储堆叠；裸片对晶圆（D2W）灵活性高，适用于异构集成；集体键合是未来趋势 [136][142][144] - 3D封装应用从存储（3D NAND、HBM）向逻辑芯片扩展，存储领域的技术积累将为逻辑芯片领域的突破奠定基础 [146][150] 市场前景与产业链投资机会 - 先进封装市场增速显著高于整体封测，2024年中国先进封装市场规模967亿元，预计2029年达1888亿元，年复合增长率14.3% [171] - 2.5D/3D工艺价值量高，例如模塑中介层-CoWoS-L 2024年单价达245.88美元，HBM单位价值量0.21美元/mm² [164] - 投资机会集中在设备、材料、OSAT三类企业：设备厂商受益技术升级；材料厂商支撑工艺迭代；OSAT企业直接受益于AI需求和国产替代 [174] - 产业链协同效应至关重要，绑定核心客户、具备全链条整合能力的企业将占据优势 [128][176]

报告行业投资评级 - 增持（首次） [1] 报告的核心观点 - AI应用侧深度渗透，驱动国产先进封装技术寻求突破，算法优化重构算力需求结构，形成多级增长引擎，先进封装是超越摩尔时代解决方案，关注相关设备、材料及OSAT厂商 [1] 根据相关目录分别进行总结 一、DeepSeek架构上的突破 - 算法层面解决算力效率问题 - DeepSeek从输入到输出阶段优化，提升算力效率，减少冗余计算，引入KV缓存机制，将推理阶段复杂度从O(n²)降至O(n) [2] - DeepSeek V2的MLA技术突破注意力机制瓶颈，使KV缓存空间较MHA减少90%以上，保持与MHA相当性能 [5] - DeepSeek - V3的MoE架构通过动态稀疏计算突破算力瓶颈，每个Token仅激活约5.5%参数，训练和推理效率提升，提出无辅助损失负载均衡策略 [8][14][18] 二、DeepSeek - R1：打造更强大推理能力 - DeepSeek - R1系列通过GRPO算法实现大语言模型高阶推理能力，在算法架构、计算效率、推理能力强化路径上有突破 [21] - GRPO算法去价值模型依赖、有动态组评分机制，训练成本降低、收敛效率提升，推理能力与推断能力解耦 [21][25] 三、效率提升≠需求下降 - DeepSeek算法突破降低训练算力门槛，但催生总算力需求，“降本→普及→增量”效应爆发，形成多级增长引擎 [30][32] - Post - training微调算力、云端推理并发量、边缘侧长尾需求增加 [33] 四、模型参数量、训练数据持续扩充，高性能算力芯需求仍高 - AI模型性能依赖训练数据和参数量，传统芯片设计制造提升性能方式效率降低，先进封装是超越摩尔时代解决方案 [35][38] - 系统级线宽/线距瓶颈制约AI芯片性能释放，AI芯片对算力、存储带宽、能效比要求高 [41] 五、先进封装实现高性能算力芯片的性能释放 - 传统封装在尺寸、互连密度、电气和热性能等方面有局限，封装技术向IC层面转变，采用2.5D和3D封装技术 [44][51] - 2.5D封装技术核心要素包括中介层、RDL、硅通孔、凸块，各大厂商组合技术满足客户需求 [62][75] - 根据YOLE预测，2023 - 2029年全球先进封装营收有望从378亿美元增长至695亿美元，年复合增长率11%，2.5D/3D封装渗透率最快 [81] 六、投资建议 - 关注2.5D/3D封装技术核心前道设备厂商，如北方华创、拓荆科技、盛美上海、中微公司 [83][85] - 关注基板材料厂商，如兴森科技 [85] - 关注OSAT厂，如长电科技、通富微电 [85]