2.5D封装技术
搜索文档
AI 算力破局关键!52 页先进封装报告逐页拆解(含隐藏机遇)
材料汇· 2026-01-07 00:00
文章核心观点 先进封装技术正成为后摩尔时代半导体行业发展的关键驱动力,它通过芯粒(Chiplet)异构集成、2.5D/3D堆叠等技术,有效应对了先进制程成本暴涨、单芯片物理尺寸限制以及“内存墙”、“功耗墙”等挑战,为AI算力、边缘计算等高端应用提供了性能、功耗与成本的最优解,并正在重塑行业竞争格局 [8][9][27][33] 先进制程成本挑战与行业格局变化 - 先进制程成本指数级上升,设计成本从65nm的2800万美元飙升至2nm的7.25亿美元,5nm工厂投资是20nm的5倍,中小企业已无力承担 [8][9] - 高昂成本导致行业集中度向头部晶圆厂倾斜,而先进封装通过“混合制程”让中小企业无需依赖先进制程即可参与高端芯片设计,成为重构行业格局的关键变量 [9] 芯粒(Chiplet)异构集成的优势 - 核心是“按需分配工艺”,例如CPU用3nm,I/O、模拟电路用成熟制程,最大化性价比 [11] - 相比单片集成(SoC),优势在于:IP复用可缩短研发周期30%以上;小芯片良率更高,拆分后整体良率叠加降低生产成本;独立验证机制减少试错成本,缩短上市时间 [11] - 当系统模块达到8个时,SoC成本呈指数级暴涨,而采用芯粒+3D堆叠(S3D)的方案能在近似性能下实现成本优势 [17] 先进封装在不同应用场景的架构选择 - 性能/瓦/美元成为核心评估指标,行业从“单纯追性能”转向“综合性价比” [19] - 中小系统(如手机芯片)适合“大芯片+3D堆叠”(L3D),追求极致性能;大规模系统(如AI服务器)适合“芯粒+3D堆叠”(S3D),平衡性能与成本 [16][23] - 架构选择根据应用场景动态调整,为不同技术路线的企业提供了差异化竞争空间 [24][25] 先进封装是AI芯片发展的关键路径 - AI加速器性能增速从2017-2022年的47%飙升至ChatGPT后的84%,单芯片已无法承载大模型运行 [27] - 先进封装通过“芯粒+中介层”突破光刻机reticle(830mm²)的尺寸限制,例如台积电CoWoS方案将芯粒拆分后再通过中介层拼接成更大封装面积 [27][31][32] - 2.5D封装集成HBM成为业界标配,数TB/s的内存带宽破解“内存墙”难题,AI算力需求倒逼封装技术升级,三者形成共生增长关系 [29] - 中介层技术的迭代速度将直接决定AI算力的扩张上限,掌握高可扩展性中介层技术的企业将占据主导地位 [34] 互连技术的演进与核心价值转移 - 引线键合已成为性能瓶颈,先进封装通过凸块、焊球、晶圆级封装等方案提升I/O密度,互连密度从1960年代的2/mm²将提升至未来的131072/mm² [38] - 技术参数快速迭代:微凸块间距从30μm缩小至8μm(2025年),RDL线宽/线距从2mL/S降至0.4mL/S,层数从4层增至10层(2026年),每缩小1μm凸块间距,互连密度可提升约20%,延迟降低15% [42] - 先进封装的价值量从后端“辅助工艺”向核心“性能赋能环节”转移,互连相关的中介层、键合、RDL等环节利润率将持续高于传统封装 [39] 光电共封装(CPO)与边缘AI的驱动 - CPO技术将光器件与芯片封装集成,2025年2.5D CPO商用后带宽达3.2T,功耗降至传统方案的0.6x,2030年3D CPO带宽将达12.8T [45] - 短期内形成“电互连为主、光互连为辅”的混合架构,光互连占比将持续提升 [46][47] - 边缘AI(如自动驾驶)需求“高带宽+小型化+低功耗”,SiP封装成为关键解决方案,其增速已超过数据中心,成为先进封装的第二增长曲线 [49][50] - 汽车电子向“中央计算”转型,芯片集成度提升,倒逼封装技术向更高互连密度、更强异构集成能力升级,具备车规认证的封装企业将获得竞争优势 [53] 2.5D封装技术路线与市场格局 - 2.5D封装基于中介层分为硅中介层、有机中介层和硅桥三类,技术路线从“百花齐放”进入“主流集中”阶段 [71][73] - 硅中介层性能优但成本高、可扩展性差;模塑中介层兼具性能与成本,可实现>3.3×reticle扩展,是未来Chiplet异构集成的首选;RDL中介层适用于成本敏感场景 [80][90] - 行业从“标准化产品”向“定制化服务”转型,OSAT企业的盈利能力将与“方案设计能力”强相关 [84] - 国际龙头(台积电、英特尔、三星)在技术成熟度和市场份额上占优,国内企业(长电科技、盛合晶微等)通过对标国际技术和绑定国内核心客户快速突破,国产替代趋势明显 [76][77][78][107] 3D封装与混合键合技术 - 3D封装核心优势是更高互连密度、更低功耗、更小尺寸,通过混合键合技术将互连间距从20μm降至<10μm,是未来大方向 [117][123] - 混合键合通过原子级电介质与金属直接连接,消除焊料层,但大规模量产受制于表面洁净度、对准精度、高温退火、吞吐量与良率等多重挑战 [126][127] - 键合架构中,晶圆对晶圆(W2W)吞吐量高,适用于存储堆叠;裸片对晶圆(D2W)灵活性高,适用于异构集成;集体键合是未来趋势 [136][142][144] - 3D封装应用从存储(3D NAND、HBM)向逻辑芯片扩展,存储领域的技术积累将为逻辑芯片领域的突破奠定基础 [146][150] 市场前景与产业链投资机会 - 先进封装市场增速显著高于整体封测,2024年中国先进封装市场规模967亿元,预计2029年达1888亿元,年复合增长率14.3% [171] - 2.5D/3D工艺价值量高,例如模塑中介层-CoWoS-L 2024年单价达245.88美元,HBM单位价值量0.21美元/mm² [164] - 投资机会集中在设备、材料、OSAT三类企业:设备厂商受益技术升级;材料厂商支撑工艺迭代;OSAT企业直接受益于AI需求和国产替代 [174] - 产业链协同效应至关重要,绑定核心客户、具备全链条整合能力的企业将占据优势 [128][176]
美国将建HBM封装产线
半导体行业观察· 2025-12-30 09:45
文章核心观点 - SK海力士计划在美国印第安纳州的新封装工厂建立其首条2.5D封装量产生产线,旨在掌握尖端封装技术,增强其在人工智能半导体供应链中的地位,并可能为客户提供HBM与封装的一站式服务 [1][2][3] 投资与工厂计划 - SK海力士计划在美国印第安纳州拉斯特韦皮特(Lastwepiet)建设其在美国的首家封装工厂,该工厂定位为人工智能存储器尖端封装生产基地 [1] - 该工厂预计将于2028年下半年投产 [1] - 为实现此计划,SK海力士宣布将在美国投资38.7亿美元(约合5.4万亿韩元) [1] 技术战略与动机 - 2.5D封装是集成高带宽内存(HBM)和高性能系统半导体(如GPU、CPU)的关键工艺 [1][2] - 公司此举旨在通过建立2.5D量产线来增强其整体人工智能半导体封装能力,特别是围绕HBM的封装 [2] - 掌握2.5D封装技术和量产能力,预计将给人工智能半导体供应链带来重大变革 [1] - 公司进行此投资的一个主要原因是其高带宽内存(HBM)业务,HBM是人工智能半导体的关键组件 [1] 技术细节与行业现状 - 2.5D封装技术通过在半导体和基板之间插入一层称为硅中介层的薄膜,来提升芯片性能和能效 [2] - 全球科技巨头英伟达的高性能AI加速器也采用2.5D封装技术制造,将HBM与高性能GPU和CPU集成 [2] - 目前,用于AI加速器的2.5D封装几乎被台湾主要晶圆代工厂台积电垄断 [3] 内部能力与挑战 - SK海力士拥有2.5D封装的基础技术和设备,但难以满足大规模系统级封装(SiP)生产的需求,因为SiP需要能够处理集成HBM的AI加速器 [3] - 评估认为韩国缺乏大规模生产所有2.5D封装工艺所需的设施 [2] - 公司一直在进行2.5D封装的自主研发,并积极在公司内部生产和测试2.5D封装样品 [3] 供应链与客户关系 - 为了获得最终客户英伟达(NVIDIA)的使用许可,HBM不仅要接受本身的质量测试,还要接受其2.5D封装的质量测试 [2] - 即使HBM本身可靠,2.5D封装测试中的任何缺陷都可能导致进度延误,且准确划分测试中的责任归属极具挑战性 [2] - 如果建立起2.5D封装量产线,有望确保下一代HBM的稳定供应 [3] - 通过提升技术能力,公司有望实现同时为客户提供HBM和封装的一站式服务 [3] 计划状态与展望 - 公司正在与封装合作伙伴认真洽谈,计划在美国西拉法叶(West Lafayette)建设首条正式的2.5D封装量产线 [3] - 公司认识到,确保拥有能够直接封装其自身HBM(最高可达2.5D封装)的设备是一项非常重要的任务 [3] - 如果这项技术能够稳定并不断进步,公司将能够超越简单的研发,追求业务扩张 [3] - 由于距离美国西拉法叶工厂竣工还有很长时间,该计划有可能进行修改 [3] - 公司官方回应称,正在审查有关使用印第安纳州工厂的各种计划,但目前尚未有任何具体确认 [3]
SK海力士赴美建2.5D封装厂:投资38.7亿美元,预计2028年投产
搜狐财经· 2025-12-29 13:37
投资计划概述 - 公司计划在美国印第安纳州西拉法叶建立其首条2.5D先进封装量产线,这是其在美国的首座生产基地,总投资额约为38.7亿美元,目标在2028年下半年投入运营 [2] 技术与市场定位 - 该工厂定位为AI内存专用的最先进封装生产基地 [2] - 2.5D封装技术是整合HBM与高性能系统半导体(如GPU或CPU)的核心制程,通过硅中介层缩短传输距离,优化电力消耗与数据处理速度 [2] - 英伟达的高性能AI加速器正是通过2.5D封装技术将HBM与GPU/CPU整合而成,显示出相关市场潜质 [2] 战略动机与能力建设 - 公司认为掌握2.5D封装的量产能力能全面强化其在AI半导体封装领域的竞争力,而不仅限于HBM生产 [3] - 公司目前在韩国国内具备2.5D封装的基本技术与研发设备,但不足以支撑对应大型系统级封装(SiP)的量产需求 [3] - 由于现有设施难以负荷整合了HBM的大规模AI加速器生产,公司正积极与封装合作伙伴商讨在美国建立正式量产线 [3] 投资预期优势 - 确保供应稳定性:HBM交付前需通过2.5D封装质量测试,现有架构下封装过程若发生不良将导致整个交货延误 [4] - 厘清责任归属:2.5D封装构造复杂,出现不良品时难以精确判定责任归属于内存厂商或封装厂 [4] - 挑战台积电的垄断地位:目前AI加速器所需的2.5D封装市场由台积电独占,公司若能建立量产线,将能向客户提供HBM与封装一站式统包服务,提升议价能力与市场占比 [4] 长期战略与行业影响 - 公司将“具备自有的2.5D封装设备”视为极其重要的战略课题,技术稳定后计划将其作为一项独立业务进军市场 [4] - 赴美设厂不仅为应对英伟达等大客户需求,更是为在未来新一代HBM竞争中抢占先机 [5] - 随着2028年工厂完工,全球AI半导体供应链预计将迎来剧烈权力重组,公司正试图从组件供应商进化为掌握核心整合技术的产业关键节点 [5]
华天科技披露2024年年报,这一细节值得关注
每日经济新闻· 2025-04-01 23:12
华天科技2024年年报及技术进展 - 公司持续进行先进封装技术和产品的研发及量产工作 重点推进Chiplet 汽车电子 板级封装平台相关技术研发 并完成2 5D产线建设和设备调试 [1] - 2 5D封装技术应用于人工智能 大数据 高性能计算等高端产品 目标为提高市场份额 研发项目为"基于Si Interposer的2 5D封装技术研发" [1] - 2025年经营计划包括加强AI XPU 存储器及汽车电子相关产品开发 推进2 5D平台技术成熟转化 布局CPO封装技术 [1] 长电科技2 5D封装技术布局 - 公司XDFOI®Chiplet高密度多维异构集成系列工艺已进入稳定量产阶段 涵盖2D 2 5D 3D集成技术 实现芯片成品集成与测试一体化 [2] - 2023年研发投入集中在高性能运算2 5D先进封装 射频SiP/AiP 汽车电子等新兴高增长市场 [2] 通富微电技术路线差异 - 公司2023年年报中无2 5D封装相关研发项目 但2024年对大尺寸多芯片Chiplet封装技术升级 开发Corner fill CPB等新工艺提升芯片可靠性 [3] 行业技术竞争格局 - 华天科技与长电科技均重点投入高性能计算2 5D先进封装 前者完成产线建设 后者实现量产技术多样化 [1][2] - 通富微电技术路线侧重大尺寸多芯片Chiplet封装 与两家头部厂商形成差异化竞争 [3]
电子行业:AI应用侧深度渗透,驱动国产先进封装技术寻求突破
金元证券· 2025-02-28 16:07
报告行业投资评级 - 增持(首次) [1] 报告的核心观点 - AI应用侧深度渗透,驱动国产先进封装技术寻求突破,算法优化重构算力需求结构,形成多级增长引擎,先进封装是超越摩尔时代解决方案,关注相关设备、材料及OSAT厂商 [1] 根据相关目录分别进行总结 一、DeepSeek架构上的突破 - 算法层面解决算力效率问题 - DeepSeek从输入到输出阶段优化,提升算力效率,减少冗余计算,引入KV缓存机制,将推理阶段复杂度从O(n²)降至O(n) [2] - DeepSeek V2的MLA技术突破注意力机制瓶颈,使KV缓存空间较MHA减少90%以上,保持与MHA相当性能 [5] - DeepSeek - V3的MoE架构通过动态稀疏计算突破算力瓶颈,每个Token仅激活约5.5%参数,训练和推理效率提升,提出无辅助损失负载均衡策略 [8][14][18] 二、DeepSeek - R1:打造更强大推理能力 - DeepSeek - R1系列通过GRPO算法实现大语言模型高阶推理能力,在算法架构、计算效率、推理能力强化路径上有突破 [21] - GRPO算法去价值模型依赖、有动态组评分机制,训练成本降低、收敛效率提升,推理能力与推断能力解耦 [21][25] 三、效率提升≠需求下降 - DeepSeek算法突破降低训练算力门槛,但催生总算力需求,“降本→普及→增量”效应爆发,形成多级增长引擎 [30][32] - Post - training微调算力、云端推理并发量、边缘侧长尾需求增加 [33] 四、模型参数量、训练数据持续扩充,高性能算力芯需求仍高 - AI模型性能依赖训练数据和参数量,传统芯片设计制造提升性能方式效率降低,先进封装是超越摩尔时代解决方案 [35][38] - 系统级线宽/线距瓶颈制约AI芯片性能释放,AI芯片对算力、存储带宽、能效比要求高 [41] 五、先进封装实现高性能算力芯片的性能释放 - 传统封装在尺寸、互连密度、电气和热性能等方面有局限,封装技术向IC层面转变,采用2.5D和3D封装技术 [44][51] - 2.5D封装技术核心要素包括中介层、RDL、硅通孔、凸块,各大厂商组合技术满足客户需求 [62][75] - 根据YOLE预测,2023 - 2029年全球先进封装营收有望从378亿美元增长至695亿美元,年复合增长率11%,2.5D/3D封装渗透率最快 [81] 六、投资建议 - 关注2.5D/3D封装技术核心前道设备厂商,如北方华创、拓荆科技、盛美上海、中微公司 [83][85] - 关注基板材料厂商,如兴森科技 [85] - 关注OSAT厂,如长电科技、通富微电 [85]