目前，全球范围内，只有少数领先企业具备2.5D的量产能力，其中台积电、英特尔、三星电子合计占据 80%以上的市场规模，2024年度，公司2.5D的全球市场占有率约为8%。 此外，公司亦在持续丰富完善3D集成（3DIC）、三维封装（3D Package）等技术平台，以期在集成电 路制造产业更加前沿的关键技术领域实现突破，为未来经营业绩创造新的增长点。 财务数据显示，2022年度、2023年度、2024年度及2025年1—6月，盛合晶微分别实现营业收入约16.33 亿元、30.38亿元、47.05亿元、31.78亿元；同期实现净利润分别约为-3.29亿元、3413.06万元、2.14亿 元、4.35亿元。 在主营业务领域中，公司已大规模向客户提供的各类服务均在中国大陆处于领先地位，具体而言：在中 段硅片加工领域，公司是中国大陆最早开展并实现12英寸Bumping量产的企业之一，也是第一家能够提 供14nm先进制程Bumping服务的企业，公司具备2.5D/3DIC超高密度微凸块的大规模量产能力，填补了 中国大陆高端集成电路制造产业链的空白。根据灼识咨询的统计，截至2024年末，公司是中国大陆12英 寸Bumpin ...

涉及的行业与公司 * 行业聚焦于半导体 特别是先进封装 异构集成 硅光子学 高带宽内存(HBM) 人工智能(AI)芯片 以及相关的测试与设备[2][3] * 核心提及的公司包括台积电(TSMC) 日月光(ASE) 矽品(SPIL) 英伟达(Nvidia) 超微(AMD) 博通(Broadcom) 联发科(MediaTek) 世芯(Alchip) 信骅(Aspeed) 美光(Micron) 索尼(Sony) 艾司摩尔(ASML) 英飞凌(Infineon) 德州仪器(TI) 以及多家初创公司如Ayar Labs Lightmatter[3][4][8][18][19][36][40] 核心观点与论据 先进封装与CoWoS产能扩张 * 台积电CoWoS产能预计从2025年底的70kwpm扩增至2026年底的100kwpm[3] * 日月光/矽品因关键客户如AMD寻求供应多元化 可能在2026年更积极地扩张CoWoS产能[3] * 芯片设计趋向小芯片(chiplet) 尤其在高效能运算(HPC)领域 以改善成本结构 加速产品设计并提高互连密度[3] * 台积电SoIC产能预计从2025年底的8-10kwpm加速扩增至2027年的20-30kwpm[3] * 采用3 5D先进封装(混合键合3D IC + 2 5D中介层) 如AMD MI350系列GPU 可在给定模组尺寸下比2 5D封装多提供约80%的有效硅面积[34] 共封装光学(CPO)与硅光子学(SiPh)发展 * 光学互连在扩展网络(scale-out)已转型 在扩展架构(scale-up)上相比全电气解决方案可实现集群规模数量级提升[30] * 博通预计CPO功耗将在2028年优化至足以替代铜用于xPU集成 其Gen 3 CPO(200G/通道)计划于2026年推出 Gen 4(400G/通道)于2028年推出 相比可插拔方案可实现100倍集成度提升和超过3 5倍的能耗降低[3][30] * 英伟达Spectrum-X CPO方案利用台积电COUPE技术 预计可节省3 5倍功耗 并提供比现成以太网方案高63倍的信号完整性[12] * 铜缆在传输距离上存在限制 从100G/通道升级至200G/通道 其传输距离从4米缩短至2米[12] * 行业因CPO功耗仍高于10pJ/bit而受阻 但功耗预计在2028年通过中间CPO方案降至10pJ/bit以下 并在2029年通过先进CPO方案进一步降至5pJ/bit以下[12] 面板级封装(FOPLP)与基板技术演进 * 更大中介层(朝向5 5倍光罩尺寸及下一代AI加速器的9-10倍)可能驱动从CoWoS转向面板级封装 以期在2028-29年实现更高生产效率 台积电为其2027年量产的小型线进行供应商选择[3] * 采用面板级封装可实现比晶圆更高的利用率 300mm面板的利用率可从300mm晶圆的平均59%(5-9倍光罩尺寸)提升至80% 600mm面板可进一步提升至85%[34] * 玻璃基板因其热膨胀系数(CTE)可调性 平坦度与刚度 电绝缘性 透明度(可与CPO共用)及大母玻璃(低成本)等五大优势而具潜力[21] 前端制造与技术缩放 * 尽管技术迁移放缓 行业仍需推动在更低功耗下实现更快速度[3] * 2030年后进一步缩放的关键推动力包括采用高数值孔径(High NA) EUV(甚至超高NA微影)及向更多3D晶体管结构(如CFET)过渡[3] * 艾司摩尔提供全面的微影产品组合 包括0 33 NA/0 55 NA及未来的0 75 NA EUV微影系统[40] * 台积电A16将是首个采用背面供电网络(SPR)的制程[40] 测试复杂性与策略演进 * 测试对于支持更复杂的晶粒 封装设计和异构集成变得更为重要 行业专家预计需要在晶圆/晶粒级别进行更多测试插入 以早期探测识别良率问题[3] * 模拟真实世界操作的使命模式测试(mission-mode testing)可能在探测和系统级测试中增加[3] * 测试成本在硅光子系统中占主导地位 组装和测试成本分别约占总成本的15%和35%[25] * 测试流程需优化 "左移"(shift left)概念将测试内容左移至晶圆或晶粒级别以避免昂贵的封装报废 同时"右移"(shift right)考虑将老化测试和系统级测试推迟至封装后[46] 能源效率与功率半导体 * AI驱动显著运算需求 导致模型大小和训练所需能源呈指数增长 解决方案包括大型3D小芯片加速器的紧密集成 低能耗/位的高带宽内存(HBM)及支持网络带宽和距离的光学互连[34] * 氮化镓(GaN)允许更高切换频率 可实现磁体尺寸缩小高达60%[36] * 数据中心电源架构向Gen 3发展 目标功率达1MW 需从48V转向800V或400V[36] 异构集成与AI应用 * 索尼展示通过异构集成将像素芯片与AI芯片堆叠(2 xD) 或通过铜-铜混合键合形成堆叠背照式CIS(3D) AI集成可提升影像品质并实现智能视觉传感器应用[19] * 美光强调HBM组装流程有数百个步骤 操作卓越至关重要 内存生命周期远短于机器交付时间 因此一次资格认证机会至关重要[18] 其他重要内容 * SEMICON Taiwan 2025规模创纪录 吸引1,200家参展商和约100,000名访客(去年为85,000名)[2] * AI计算需求在过去12个月增长10倍 远超典型技术升级速度[3] * 台积电SoIC采用无凸块技术 在使用面对面(F2F)堆叠时 密度可达CoWoS的40倍 能耗仅为CoWoS的0 2倍[20] * 计算FLOPs在过去20年增加60,000倍 而内存带宽仅增加100倍 I/O带宽仅增加30倍 导致数据传输出现 discrepancy[12] * 联发科强调AI加速器总目标市场(TAM)复合年增长率(CAGR)超过46%[38] * 台积电讨论其COUPE平台开发及关键光学组件(包括PIC 耦合器 调制器 波导等)的制造能力[3] * 全球AI热潮可能推动半导体市场在2030年达到约1万亿美元[40] * 投资建议看好台积电 日月光 联发科 世芯 信骅(均评级为买入) 对硅晶圆和部分成熟制程晶圆代工厂持谨慎态度[4]

人工智能与计算技术发展 - 人工智能具有改变人类的潜力，提高了解决复杂问题的能力并开启创新新领域 [1] - 人工智能发展速度史无前例，要求系统层面快速发展，从低功耗边缘设备到云计算 [1] - 快速人工智能系统扩展需求推动芯片、封装、架构和软件领域的创新前沿 [1] - 传统计算技术被AI推向极限，需要可持续节能解决方案实现并行计算系统指数级扩展 [1] 技术矩阵与系统优化 - 技术矩阵涵盖软件、系统架构、硅片和封装，需共同优化以最大化性能、功耗和成本 [2] - 强大生态系统伙伴关系和新颖设计方法对高效共同优化和更快上市时间至关重要 [2] - 芯片微缩是半导体行业进步的基本驱动力，由非增量晶体管和互连架构进步实现 [3] - 设计技术协同优化(DTCO)流程指导每代技术的功能扩展和改进 [3] 芯片技术创新 - RibbonFET是全栅极晶体管，超越FinFET架构，提供性能扩展和工作负载灵活性 [4] - PowerVia背面供电技术将IR压降降低5倍，并在硅片中显示超过5%频率优势 [5][6] - Intel 18A工艺节点将提供业界首个RibbonFET和PowerVia技术组合 [6] - High NA EUV实现灵活设计规则，减少寄生电容并提高性能 [7] - High NA EUV通过降低设计规则复杂性和多重曝光需求简化EDA [7] - Intel 14A正面互连针对High NA单次曝光图案优化，提高良率和可靠性 [7] 封装与3DIC技术 - 3DIC技术通过异构集成降低成本和占用空间，提高带宽并降低功耗 [11] - 先进节点上的基础芯片对实现硅通孔(TSV)和先进接口至关重要 [11] - 封装互连需继续扩展以提供更高互连密度，实现带宽增长和能源效率提升 [12] - 玻璃核心封装基板技术可缩放互连几何形状、尺寸和信号特性 [14] - 模块化设计环境允许直接组装多硅、共封装系统，优化成本、性能和带宽 [15] 互连技术进展 - UCIe规范在<1pJ/bit时每毫米芯片周长可实现高达1.35TB/s速度 [18] - 最新生产的有线SerDes达到212Gb/s PAM4，支持4-6pJ/bit机架内通信 [18] - 英特尔展示4Tb/s双向全集成光计算互连芯片和224Gb/s PAM4光互连 [20] - 行业正开发共封装光学器件(CPO)和直接驱动线性光学器件技术 [19] 电源输送创新 - 每封装功率正在迅速扩大，主板电压调节器(MBVR)无法跟上未来高性能芯片需求 [21] - 完全集成电压调节器(FIVR)将电源转换最后一步带到封装上，减少能量损失 [22] - 英特尔开发基于CMOS的独立2.4V IVR芯片，使用高密度电容器技术 [23] - 将高压(12V)开关电容稳压器与低压IVR配对可实现两步转换，提高功率密度和效率 [23] 架构与软件发展 - 下一代计算架构需推动系统性能指标指数级改进，解决热和功率完整性挑战 [24] - 软件必须通过开源生态系统中的协作、标准化和互操作性发展 [25] - 高度优化软件对高效利用硅资源至关重要，AI软件将成为微调系统元素关键 [26] 超越传统计算 - 神经形态和量子计算对实现AI扩展所需的效率和速度突破至关重要 [26] - 英特尔Loihi研究芯片为广泛算法和应用带来数量级增益 [26] - 量子计算有望彻底改变行业，解决气候变化、药物设计等关键问题 [27] - 英特尔开发硅自旋量子比特，作为量子计算可扩展性的最佳前进方向 [27] 行业挑战与机遇 - 指数级性能扩展遇到功率、连接性和成本根本挑战，需要新方法解决 [30] - 需综合工艺技术、3DIC系统设计、电力输送等领域的创新优势 [30]