产品与技术突破 - 大日本印刷株式会社成功开发出电路线宽为10纳米的NIL纳米压印光刻掩膜版 可用于相当于1.4纳米级逻辑半导体的电路图形化 [1] - 该产品面向智能手机、数据中心、NAND闪存等应用场景中尖端逻辑芯片的微型化需求 [1] - 公司在工艺中引入自对准双重成像技术 对光刻形成的图形进行薄膜沉积和蚀刻 使图形密度实现翻倍 从而实现了10纳米线宽 [4] 技术优势与行业背景 - 纳米压印光刻技术通过将电路图形直接压印到基板材料上 为制造商在部分工艺环节降低曝光能耗、优化成本结构提供了新的技术路径 [3] - 基于纳米压印的超细半导体节能加工技术 可将曝光环节的能源消耗降至当前主流制程的大约十分之一 [4] - 随着终端设备性能提升 市场对更先进制程逻辑半导体的需求加大 但极紫外光刻技术在生产中需要巨额资本支出及高能耗 制造成本与环境负担成为行业焦点 [3] - 此次推出的10纳米线宽掩膜版可在部分图形化环节替代极紫外光刻 为尚未导入极紫外生产线的半导体制造商提供先进逻辑制程选项 [3] 商业化与市场计划 - 公司已启动客户评估工作 计划于2027年实现量产 [1] - 公司力争在2030财年将纳米压印相关业务销售额提升至40亿日元 [1] - 公司计划在2025年12月17日至19日于东京国际展览中心举办的SEMICON Japan 2025上展出该产品 以加深与全球半导体制造企业及设备厂商的交流 [5] - 公司将持续推动技术升级和产能扩充 以匹配未来市场放量节奏 将相关业务培育为公司半导体板块的重要增长点 [4] 产品性能与研发基础 - 公司称本次研发利用了其在光掩模制造领域长期积累的高精度图形化能力 并结合了晶圆制造工艺技术 从而在产品精度、稳定性与可量产性方面满足先进逻辑半导体的要求 [4] - 通过向客户供应该光刻掩膜版 有望在保持图形精度和线宽控制的前提下 扩大先进制程图形化的工艺选择空间 协助客户在制造成本和环境负担之间取得平衡 [3] - 公司认为 随着逻辑器件持续向更精细线宽演进 纳米压印工艺在部分节点可能具备一定经济性优势 [3]

文章核心观点 - 纳米压印光刻技术理论上可匹敌甚至超越EUV光刻，但在实际应用中存在严重问题且缺乏明确发展方向，目前尚未准备好替代EUV用于先进芯片制造 [1][27][35] NIL技术基础知识与历史 - 纳米压印光刻技术使用带图案的"印章"在树脂上压印图案，其目标与ASML光刻技术相同，即将掩模图案转移到晶圆上 [2] - 最先进的纳米级NIL技术发明于1996年，2001年成为商业实体Molecular Imprints Inc，佳能于2014年收购该公司 [4] - 佳能是唯一进军NIL技术的先进商业企业，中国竞争对手Prinano和由明尼苏达大学分拆的Nanonex成熟度较低，EV集团则瞄准超透镜、MEMS等不太先进的应用 [6][7] NIL工艺流程与技术细节 - 佳能技术称为"J-FIL"，采用喷墨打印机以优化液滴图案沉积光刻胶，改善图案形成过程中的流动性 [7] - 光刻胶涂覆在图案化工具内部完成以最小化排队时间，涂覆速度优化至一次三分之一秒完成 [9] - 掩模压印过程采用中心先接触的弯曲方式，弯曲通过二氧化碳加压产生仅10微米的中心凸起，确保更好的重复性和对称性 [11] - 紫外线闪光灯固化树脂后掩模在不到十分之一秒内被提起，完成单个曝光场图案化 [11] - 由于树脂在压印过程中固化，无需曝光后烘烤，但节省的时间成本仅占晶圆总周期时间和成本的不到1% [12] 掩模制作流程 - NIL掩模版使用与DUV光学掩模版相同的空白材料，采用"主模板→子模板→工作模板"的三步制作流程 [14][16] - NIL模板必须以与晶圆所需尺寸相同的特征尺寸进行写入，最先进的NIL掩模需要接近20纳米的特征尺寸，而光掩模仅需40纳米左右 [16][17] - NIL需要写入的区域面积比光掩模小4倍，最终主模板写入时间可能更短，但需要最佳的多光束掩模写入机 [17] 佳能NIL工具性能 - 佳能NIL工具晶圆和掩模运动平台移动精度达1纳米，采用"i-MAT"技术在实际图案刻印同时进行对准计量 [19][22] - 低阶对准误差通过16个独立压电致动器校正，高阶误差通过微镜阵列控制的激光选择性加热掩模版校正 [23] - 单个NIL设备单元压印过程耗时约1.3秒，最高吞吐量25片/小时，佳能以4单元一组销售，总吞吐量100片/小时 [25] - 相比之下，ASML的DUV工具产能为330wph，EUV工具产能为220wph [25] NIL与EUV技术比较 - 理论上NIL分辨率可超越EUV，且能基本避免EUV中的随机误差问题 [27] - NIL设备成本优势巨大，四单元设备成本可能只有EUV光刻机的十分之一，每片晶圆成本仅为EUV的四分之一 [27] - NIL功耗约为100千瓦，比EUV设备超过1兆瓦的功耗降低了90% [27] NIL技术面临的主要挑战 - 掩模寿命极短，目前仅约50张晶圆，而光刻掩模使用寿命远超10万片晶圆，导致模板检测和缺陷率问题严重 [29] - 套刻误差目前比EUV大约4倍，NIL架构只能读取区域角落处的测量标记，而ASML工具可读取10倍以上的标记 [30][31][32] - 佳能NIL设计的对准标记尺寸过大，浪费昂贵晶圆面积 [33] - 掩模图案粗糙度问题导致芯片缺陷或性能下降，20纳米以下特征必须采用间距分割技术 [34][35] - 关键客户如Kioxia和美光反馈指出缺陷是NIL最大弱点，模板成本和寿命是主要挑战 [35]

文章核心观点 - 纳米压印光刻技术理论上可匹敌甚至超越EUV光刻，但在实际应用中存在严重挑战，特别是掩模寿命和缺陷问题，目前尚未准备好替代EUV用于先进芯片制造 [2][30][31] - 佳能是NIL技术最主要的商业推动者，但其工具在吞吐量、套刻精度和客户反馈方面均不及ASML的EUV工具 [7][28][37] - NIL技术在设备成本和功耗方面具有显著优势，但掩模相关的高成本和检测难题使其整体经济性面临挑战 [30][32] NIL 基础知识和历史 - 纳米压印光刻技术使用带图案的"印章"在树脂上压印图案，目标与光刻技术相同，都是将掩模图案转移到晶圆上 [3] - 最先进的纳米级NIL技术发明于1996年，其商业实体Molecular Imprints Inc于2001年成立，后于2014年被佳能收购 [5] - 佳能是唯一一家进军NIL技术的先进商业企业，中国竞争对手Prinano和由大学分拆的Nanonex在技术成熟度上远不及佳能 [7] 佳能NIL技术详细流程 - 佳能将其技术称为"J-FIL"，流程包括使用喷墨打印机以优化液滴图案沉积光刻胶、用掩模压印、紫外线闪光固化树脂 [9] - 光刻胶涂覆过程经过优化，可在三分之一秒内完成，但此步骤成为限制晶圆吞吐量的关键路径 [11] - 压印过程采用掩模弯曲技术以确保更好的重复性和对称性，整个压印循环耗时约1.3秒，节省了曝光后烘烤步骤 [13] 掩模工艺流程 - NIL掩模版制作使用与DUV光学掩模版相同的空白材料，但需要以与晶圆所需尺寸相同的特征尺寸进行写入，这对掩模写入机要求极高 [16][19] - 采用"主模板→子模板→工作模板"的三步复制流程，因为直接使用电子束掩模写入工具制作每个工作模板耗时过长（至少8小时） [18] - NIL掩模版需要接近20纳米的特征尺寸，而光刻掩模版特征尺寸可放大4倍，这使得NIL掩模制作更具挑战性 [19] 佳能 NIL 工具架构和功能 - 佳能NIL机器拥有晶圆和掩模运动平台，移动精度均达到1纳米，采用干涉莫尔对准技术进行实时套准控制 [21][23][25] - 通过16个独立压电致动器校正低阶对准误差，并利用微镜阵列控制的激光选择性加热掩模版来校正高阶误差 [26] - 设备以4单元为一组销售，总吞吐量为每小时100片晶圆，远低于ASML的DUV工具（330 wph）和EUV工具（220 wph） [28] NIL 与 EUV 的比较 - NIL设备成本可能仅为EUV光刻机的十分之一，每片晶圆成本约为EUV的四分之一，功耗降低90%（NIL约100千瓦，EUV超过1兆瓦） [30] - NIL理论上可避免EUV的随机误差问题，但其在实际应用中的掩模寿命短（约50片晶圆）是致命弱点，而光刻掩模寿命远超10万片晶圆 [30][32] - 尽管有成本和功耗优势，但掩模相关的高成本和检测难题使NIL目前难以与EUV竞争 [32] NIL技术面临的主要挑战 - 掩模寿命短是最大挑战，纳米级三维结构非常脆弱，图案特征易断裂产生缺陷，目前尚无明确的解决方案或路线图 [32] - 套刻精度目前比EUV差约4倍，且NIL工具只能读取曝光区域角落的对准标记，而ASML工具可读取整个晶圆上多10倍的标记 [33][34] - 客户反馈表明NIL尚未准备就绪，关键客户如Kioxia和美光在测试中均指出掩模粗糙度等问题，认为NIL存在实际分辨率极限 [37]