半导体存储技术

搜索文档
大普微IPO获深交所受理 成创业板首家获受理的未盈利企业
智通财经网· 2025-06-27 16:13
公司概况 - 深圳大普微电子股份有限公司深交所创业板IPO已受理,成为创业板首家获受理的未盈利企业 [1] - 国泰海通证券为其保荐机构,拟募资18.7785亿元 [1] - 公司主要从事数据中心企业级SSD产品的研发和销售,具备"主控芯片+固件算法+模组"全栈自研能力并实现批量出货 [1] 产品与技术 - 公司产品代际覆盖PCIe 3.0到5.0,企业级SSD累计出货量达3,500PB以上,其中搭载自研主控芯片的出货比例达70%以上 [1] - PCIe SSD系列产品具备出色的读写速度、耐用性、低延时以及远低于JEDEC标准的平均故障率,性能处于国际先进水平 [2] - 公司是全球首批量产企业级PCIe 5.0 SSD和大容量QLC SSD的存储厂商,也是全球极少数拥有SCM SSD和可计算存储SSD两类前沿存储产品供应能力的厂商 [2] 市场地位 - 2023年度国内企业级SSD市场中公司排名第四,市场份额为6.4% [1] - 国际厂商仍占据国内市场主导地位 [1] 客户情况 - 下游客户包括Google、字节跳动、腾讯、阿里巴巴、京东、百度、美团、快手等国内外头部互联网企业 [2] - 覆盖新华三、超聚变、中兴、华鲲振宇、联想等国内头部服务器厂商,以及中国电信、中国移动、中国联通等三大通信运营商 [2] 募投项目 - 下一代主控芯片及企业级SSD研发及产业化项目拟投资95,828.37万元 [3] - 企业级SSD模组量产测试基地项目拟投资21,956.86万元 [3] - 补充流动资金拟投资70,000.00万元 [3] 财务数据 - 2022-2024年度营业收入分别为5.57亿元、5.19亿元、9.62亿元 [3] - 同期净利润分别为-5.34亿元、-6.17亿元、-1.91亿元 [3] - 2024年资产负债率(母公司)为50.69%,2023年为35.87%,2022年为53.30% [4] - 2024年研发投入占营业收入的比例为28.51%,2023年为51.72%,2022年为34.82% [4] 研发投入 - 公司拥有一支具备前沿存储技术和丰富行业经验的主控芯片和SSD模组研发团队 [2] - 持续投入研发资源,为产品保持市场竞争力提供了保障 [2]
存储路线图,三星最新分享
半导体行业观察· 2025-05-24 09:43
DRAM技术演进 - 1990年代DRAM采用平面n沟道MOS FET作为单元晶体管标准结构,但21世纪面临短沟道效应和关断漏电流问题,促使开发横向微型化晶体管结构[1] - 2010年代DRAM单元阵列布局改进使单元面积从8F²缩小到6F²,面积减少25%,6F²布局成为大容量DRAM标准[1] - 10nm以下DRAM将转向4F²布局,采用垂直沟道晶体管(VCT)结构,位线、沟道和电容器垂直排列[3][4] - 三星开发S2CAT(自对准2间距单元阵列晶体管)和VS-CAT(垂直堆叠单元阵列晶体管)3D DRAM原型,通过晶圆键合技术堆叠存储单元阵列与外围电路[6][8] NAND闪存技术突破 - 平面NAND闪存在2010年代初达到小型化极限,3D化成为突破方向,单元串从水平转为垂直方向,电荷存储量增加且干扰减少[10][12] - 3D NAND实现多值存储标准(单单元存储3位数据),堆叠层数从2010年代初32层发展到2020年代中期300多层,高度增加约10倍[12] - 采用CuA(CMOS under Array)布局减少硅片面积,但面临堆叠增加导致的蚀刻困难和相邻单元干扰问题[12] - 铁电薄膜技术替代传统ONO膜,通过极化方向决定逻辑值,支持3-4位/单元多值存储,降低编程电压并抑制阈值电压波动[13][14][16] 行业技术动态 - imec公布纯金属栅极技术可将3D NAND层间距缩小至30nm,铠侠展示实现高速随机存取的多级编码技术[18] - NEO Semiconductor开发类似3D NAND结构的3D X-DRAM技术,Macronix改进3D DRAM采用水平字线+垂直位线结构[18] - 美光科技开发高性能铁电存储器材料,佐治亚理工学院实现铁电电容器小信号无损读出工艺[19] - 清华大学展示兼容40nm工艺的3.75Mbit嵌入式电阻式存储器,旺宏国际优化交叉点存储器OTS选择器性能[20]
下一代存储关键技术,将亮相
半导体行业观察· 2025-04-30 08:44
2025年IEEE国际存储器研讨会(IMW)技术亮点 核心观点 - 2025年IEEE国际存储器研讨会将集中展示全球领先存储技术研发成果 多家公司将在3D NAND架构创新 材料应用及制造工艺等方面发布突破性进展 [2] 3D NAND架构创新 - Kioxia将展示采用CBA(CMOS直接键合到阵列)结构的3D NAND闪存 其交叉位线(CBL)架构能优化晶圆键合后的位线布局 [2] - 三星披露第9代3D VNAND闪存的片上电容器技术 并开发双陷阱层技术以支持未来多位存储 [2] - 美光通过模拟通道孔椭圆度对读取窗口的影响 探索非圆形通道孔设计提升存储密度 [2] 制造工艺突破 - 应用材料公司实现共形MoS2在40:1高深宽比结构的应用 推进300mm晶圆3D NAND制造 [2] - Lam Research优化沉积与蚀刻工艺 集成3D NAND孔蚀刻和层间电介质接触 同时开发钼原子层沉积技术用于字线金属 [2] - 旺宏电子开发垂直通道高压晶体管 使1000层以上3D NAND的字线驱动器小型化 [2] 新型存储技术 - 东北大学研发SOT-MRAM单元技术 写入能耗低且无需外部磁场 写入时间缩短至亚纳秒级 [2][3] - Everspin Technologies推出基于STT-MRAM的反熔丝宏 目标嵌入存储器 SoC和FPGA等领域 [2] - 旺宏电子提出交叉点结构选择器存储器的可靠性提升方案 通过抑制尖峰电流延长读取寿命 [2]