据 澎湃新闻， 10月22日，记者从知情人士处获悉，杭州娃哈哈集团有限公司法定代表人、董事长兼总经理许思敏辞职。上述人士表示，许思敏还未 完全离开公司，接任许思敏的具体人选，娃哈哈内部已有相关讨论，仍未最终敲定。 一位与娃哈哈集团有劳动纠纷诉讼的娃哈哈前员工也向澎湃新闻记者表示，他与娃哈哈集团的案件原定在下月开庭，但在收到开庭传票的当日下 午，该案所属法院工作人员电话告知他，因娃哈哈集团法定代表人辞职，案子开庭日期可能会变更。 10月22日晚间，澎湃新闻联系许思敏求证，未获许思敏回应。截至澎湃新闻记者发稿，娃哈哈集团方面未有回应。 2025年9月，宗馥莉向娃哈哈集团有限公司辞去公司法定代表人、董事及董事长等相关职务，2025年10月，娃哈哈集团在宗馥莉辞职后迅速任命新高 管，许思敏成为集团总经理，当时董事长职务空缺。2025年11月27日，天眼查信息显示，杭州娃哈哈集团有限公司发生工商变更，宗馥莉卸任法定 代表人，变更为许思敏。同时，许思敏还任杭州娃哈哈集团有限公司董事长、总经理职务。 虽然许思敏接任杭州娃哈哈集团法定代表人、董事长、总经理职位，但天眼查APP显示，宗馥莉的持股比例未发生变化，她仍持有杭州娃哈 ...

文章核心观点 - 现代机架系统内部铜缆连接存在物理极限，随着英伟达等公司扩展至更大规模架构，光纤替代铜缆成为不可避免的趋势，而光纤数量激增带来的连接密度问题亟待解决 [2] - Mixx公司致力于通过超高密度光纤连接器、近封装/共封装光引擎、高密度光路交换机及软件控制平面构建全光纤计算架构，以突破铜缆限制并简化网络拓扑 [2][3] - 行业正从铜互连向光互连过渡，近封装光学（NPO）是当前务实选择，共封装光学（CPO）是最终目标，SerDes将在本十年末不再适用于大规模网络 [5][6] 公司与产品 - Mixx由Vivek Raghuraman和Rebecca Schaevitz于2023年创立，首款产品SxC连接器将64根光纤封装于单个连接器，可在800平方毫米内放置1000根光纤 [2] - Mixx正在开发一系列光学技术，包括近封装和共封装光引擎、光路交换机以及管理这些技术的软件控制平面，并制定三管齐下的路线图以实现光网络规模扩展 [3] - Mixx计划在2028年或2029年将首款NPO模块推向市场，首款CPO产品预计在本十年末左右面世 [5] - Mixx并非开发概念验证型解决方案，而是开发能够被超大规模数据中心部署的产品，将根据市场需求安排产品发布时间 [3] - Raghuraman在英特尔任职七年间，团队在硅光子学领域取得多项突破，并直接参与了博通共封装光开关的开发 [3] 行业技术趋势 - 英伟达Vera Rubin Ultra机架系统利用光模块扩展NVLink交换架构，将GPU容量从72-144个扩展至576个，最终可达1152个，机架内部通信仍用铜缆，机架之间通信通过光传输 [3] - 假设每个SerDes使用一对光纤，Vera Rubin NVL576需要约20,736对光纤连接其组装的八个NVL72机架，即每个机架需要2,592对光纤 [4] - 密集波分复用技术可将更多波长封装在单根光纤上，但即使每根光纤只有16个波长，清理和端接的光纤数量仍然非常庞大 [4] - 在400 Gbps速率下，信号在铜线上不发生衰减的最远传输距离约为1.25米，数据速率翻倍则传输距离减半 [7] - 使用CPO时电信号只需到达几毫米外的光引擎，传输距离不再成为数据中心部署的问题 [7] - 英伟达Blackwell架构拥有36条200 Gbps链路，其中两条链路连接到NVL72的18个NVSwitch ASIC芯片 [7] - 放弃SerDes互连技术后预计可实现比使用铜互连更高的基数，当达到与芯片间互连相同的密度时该方法最为理想 [7] - 更大的基数使每个芯片拥有足够多端口时可能完全不需要数据包交换机，从而改善延迟，对于更大集群数据包交换机仍会发挥作用 [8] - 有限的芯片间连接基数迫使命使用二维和三维环面拓扑结构，这些结构不适合混合专家（MoE）架构，因为需要的跳数比全连接交换式架构更多 [9] - AWS已转向类似于英伟达NVL72架构的Trainium3交换式架构 [10] - 若基数足够高可通过将芯片直接连接实现全连接，集群中任何GPU都可单跳连接无需数据包交换机 [10] - Mixx还在开发高密度光路交换机（OCS），谷歌TPU集群广泛使用OCS调整pod大小并绕过故障加速器进行路由 [10] - 目前OCS面临的最大挑战是获得高基数OCS交换机，大多数技术是16x16或32x32，Coherent等公司已推出拥有数百个端口的OCS设备但体积相当庞大，Mixx可能需要拥有数千个高密度端口的OCS设备 [10] - 全光纤架构还需要软件控制平面管理连接，每次OCS设备重新配置时连接都会断开，在全连接架构中两个加速器之间总是有多条路径故影响不大，但更改仍需合理安排 [11] - 采用NPO技术可省去铜互连，将扩展拓扑结构从两层简化为一层 [5] - NPO通常被认为更安全，即使光学引擎出现故障也不会导致GPU完全报废，理论上GPU可进行翻新 [5]

文章核心观点 - 美光科技正加速推进3D-NAND技术路线图，直接跨越一代以更快提供更大容量、更快速度和更高能效的芯片产品 [2] - 公司通过跳过G10代直接推进G11代技术，旨在巩固NAND领域领先地位并更好地服务未来AI产品需求 [2][5] - 美光在DRAM、HBM和NAND领域同步推进多代产品路线图，并采用晶圆对晶圆键合等先进封装技术实现差异化竞争 [2][5][10] 3D-NAND技术路线图 - 公司目前正在出货第九代G9闪存，拥有276层，首款采用该技术的2650客户端固态硬盘已于2024年7月发布 [2] - G11技术被定位为世界上最先进的NAND闪存技术，计划于明年下半年开始量产，将采用晶圆对晶圆键合技术，层数将达到400层以上 [5] - 与G9相比，G11的比特密度提高了一倍，I/O速度提高了1.5倍，传输一个比特所需的能量减少了25% [5] - 美光跳过了计划采用300多层结构的G10代（原计划2026年10月推出），直接从G9升级至G11 [11][12] - 行业认为跳过代际属于市场营销策略，是对三星推出V9、V10和V11代产品、SK海力士推出V9、V10和V11代产品以及闪迪/铠侠推出BiCS 9、10和11代产品的回应 [12] - 晶圆对晶圆键合是一种半导体3D集成技术，两个或多个完全加工的硅晶圆对齐并键合在一起形成完整晶圆，之后将键合后的堆叠切割成单个多芯片 [12] AI级NAND产品规划 - 公司规划两类AI级NAND闪存产品：高IOPS的AI级NAND闪存采用基于SLC的设计，以小模块形式实现，旨在打造超高速存储产品 [7] - 高IOPS固态硬盘的IOPS值将在2500万到1亿之间，下一代固态硬盘的容量可达512TB，将靠近加速器放置 [8] - 公司还在开发高带宽的AI级NAND闪存，通过硅通孔（TSV）将堆叠层连接到基片，类似于高带宽内存（HBM），放置在加速处理器（GPU）旁边 [5][7] - 高带宽NAND不会像HBM那样放置在加速器的海岸线上，而是放置在更靠近计算本身的位置，以利用高性能NAND [7] - 高带宽AI级NAND产品最终成本更高，需要与客户合作开发以确保达到预期目标并控制成本 [7] - 未来美光AI级NAND闪存将应用于AI PC和工作站、汽车、机器人、移动和可穿戴产品 [8] HBM路线图 - 美光HBM路线图涵盖HBM6，vHBM和vEIM将于2028年开始量产 [10] - HBM4 36GB 12层高位闪存已于2026年3月进入量产阶段，HBM4E目前正在向主要客户提供样品 [10] - 公司计划2027年实现HBM4E量产，2028年实现HBM5量产，2029年实现HBM5E量产，2030年实现HBM6量产 [10] - 公司发布了垂直堆叠式HBM（vHBM）技术，将DRAM堆栈直接置于处理器上方而非旁边，提供比传统HBM更高的带宽，但会阻碍处理器散热，预计vHBM将与传统HBM配合使用 [10] - 垂直边缘推理存储器（vEIM）将相同堆叠结构应用于边缘器件，将低功耗LPDDR置于逻辑芯片上方，第一代vEIM目标是在低于1 pJ/bit的功耗下实现2TB/s的带宽 [10] - 两条新产品线均计划于2028年实现量产，并在2030年前推出三代产品 [11] - 美光最初采用自主研发的CMOS工艺制造HBM4基础芯片，HBM4E因速度和功耗目标需要更先进CMOS工艺，公司开始转向代工厂生产的芯片 [11] - HBM4E是美光首次在提供符合JEDEC标准产品的同时也提供定制HBM产品，定制产品由美光与客户共同设计基础芯片，将客户逻辑IP与美光内存IP集成 [11]

文章核心观点 - SK海力士美国子公司Solidigm决定暂停上市前增资及IPO审查，原因是近期金融市场波动加剧、半导体公司股价普遍回调，公司认为有必要重新评估IPO是否为现有股东最有利的选择 [2] - 暂停IPO并非因为Solidigm增长潜力或投资需求发生变化，扩大产能和增强竞争力仍是重要任务，公司将继续探索各种融资方案 [2][5] - 金融监管机构认定Solidigm海外上市同样受韩国国内双重上市规定约束，现有股东价值受损的担忧是重要考量因素 [3][4] Solidigm背景与业务定位 - Solidigm是SK海力士2021年收购英特尔NAND闪存和固态硬盘业务后成立的美国公司 [2] - 该公司目前专注于面向人工智能数据中心的高容量企业级固态硬盘业务 [2] - 随着AI内存需求增长，仅靠现有生产设施难以满足需求，有必要在美国新建生产设施 [2] IPO计划的融资考量 - SK海力士最初比较了直接投资与通过IPO吸引外部资本两种方案来扩大Solidigm产能 [3] - 公司认为通过上市获得外部投资将增加合并现金流，为新设施提供资金，同时确保有能力支付股息、回购和注销股份等股东回报 [3] - 公司还希望市场能单独评估Solidigm的增长潜力并反映在SK海力士企业价值中 [3] - 8月5日有报道称Solidigm正在寻求5万亿韩元的IPO前融资 [3] - SK海力士随后于当日和上月4日发布两份未具体说明的澄清声明，并于8月1日发表官方声明称将优先考虑股东的长期价值 [3] 双重上市监管约束 - 金融监督院院长李灿镇在19日国会审计会上表示，金融服务委员会和金融监督院均认为Solidigm上市受双重上市规定约束 [3][4] - 金融服务委员会主席李玉元在22日综合审计会上表示，SK Square和SK海力士受双重上市准则约束，作为母公司必须履行对股东的信托责任并承担五项义务 [4] - 韩国金融服务委员会和韩国交易所的双重上市准则原则上禁止母公司与其子公司进行双重上市 [4] - 例外情况下母公司若要获准上市须履行五项义务：股东影响评估、股东保护措施、股东沟通、董事会决议、信息披露 [4] - SK海力士以金融市场状况和股票走势为由暂停上市审查，并未明确指出双重上市规定是暂停的直接原因 [4] 后续投资计划 - 即使暂停上市审查，SK海力士仍计划继续评估投资方案以扩大Solidigm产能并增强竞争力 [4] - 由于需要高效分配高带宽内存、服务器DRAM和eSSD等多项业务所需的投资资源，公司将综合考虑使用内部资金和筹集外部资金 [4] - 公司代表表示将继续探索各种能够提高Solidigm增长和现有股东利益的方案，同时审查投资的时机和规模以及融资方式 [5]

文章核心观点 - 2026年被业界普遍视为RISC-V从技术验证走向规模化商用的分水岭，RISC-V天然适配AI，正在形成“RISC-V赋能AI、AI反哺RISC-V”的良性循环 [1] - 沁恒作为深耕RISC-V已达9年的芯片厂商，以“提效”为核心关键词，通过自研青稞RISC-V内核与连接技术两大主线，结合MRS一站式开发平台原生嵌入AI智能体，实现从芯片选型到方案落地的全流程提速 [2][3] - 沁恒持续夯实RISC-V产业基本盘，让芯片经得起量产考验、让开发工具易用顺手，帮助用户将项目方案更快更稳落地 [6] 峰会背景与行业判断 - 10月19日第六届RISC-V中国峰会在深圳开幕，3000余名开发者、150余家参展商和研究机构齐聚 [1] - 图灵奖得主大卫·帕特森在主论坛表示，AI时代指令集依然重要，RISC-V具备商业可行性，要借助AI缩短RISC-V硬件开发时间和成本 [1] - RISC-V国际基金会首席架构师Krste Asanović点明今年产业主线：RISC-V天然适配AI，正在形成“RISC-V赋能AI、AI反哺RISC-V”的良性循环 [1] - 业界普遍将2026年视作RISC-V从技术验证走向规模化商用的分水岭，规模化商用窗口正式打开 [1][6] 沁恒RISC-V布局与“提效”关键词 - 沁恒深耕RISC-V已有9年，自研青稞RISC-V处理器品牌，在第一届RISC-V中国峰会举办之前，基于青稞RISC-V内核的芯片就已实现批量商用 [2] - 历届峰会沁恒陆续分享单双线调试、免表中断等芯片关键技术，及基于自研IP构建产品矩阵、跑通商业闭环的实战经验 [2] - RISC-V真正落地不仅要解决“指令集能不能跑”的基础问题，还要解决“跑得快不快、代码密度小不小、调试够不够方便、接口是否专业”等一系列工程问题，这是芯片层面的运行效率提升 [2] - 随着嵌入式AI浪潮到来，行业诉求进一步升级为项目开发效率能否跟上AI迭代节奏，借助AI提升RISC-V开发效率是当下努力的重点 [3] 内核技术进展（青稞RISC-V） - 青稞RISC-V依托开放指令集灵活性，围绕实际应用痛点持续迭代优化：针对高速数据传输场景通过免表中断提升中断响应速度；针对蓝牙和以太网协议栈应用扩展自定义字节和半字压缩指令提升代码密度 [4] - 经典RISC-V一般采用四线JTAG调试接口，青稞RISC-V处理器率先设计1.5线调试技术，调试用单线节省I/O，下载用双线提升速度，适配小封装MCU芯片开发 [4] - 针对端侧智能应用，通过向量扩展提升并行处理能力 [5] - 青稞RISC-V已发展出V2/V3/V4/V5多层次十余款内核型号，适配从高性能到低功耗的不同应用场景 [5] 连接技术进展 - 沁恒坚持自研底层PHY、控制器、协议栈等关键技术，在USB、蓝牙、以太网、Type-C PD等方面都建立了完整的技术储备，按照通信技术垂直层次各条线均提供分层细化的芯片产品 [5] - 双核CH32H417的超高速USB3.0实测速度达450MB/s，接近USB3.0理论上限 [5] - 内核和连接本质上是一套系统的两面：内核负责信息计算处理，连接负责信息互通交换，沁恒选择扎到底层自研IP而非在应用层做“胶水方案” [4] 芯片量产与市场认可 - 早在2020年青稞RISC-V就已批量商用，彼时国内RISC-V产业尚处起步阶段，生态薄弱、市场顾虑多，对芯片厂商的技术储备和战略定力都是极大考验 [6] - 青稞RISC-V的规模化落地向行业证明了RISC-V的强大生命力，同时在工控和物联网领域积累了很多专业客群 [6] - 目前青稞RISC-V在沁恒USB、蓝牙、以太网接口芯片和互连型MCU中皆有应用，形成覆盖高速连接联网、低功耗无线通信、电源功率管理、电机控制、端侧智能等多个领域超百款芯片产品 [6] - 公司避免低价亏损走量路线，以功能、性能和质量为竞争力，年销量以亿计，生态成熟，实现可持续发展 [6] MRS一站式开发平台与AI智能体 - MRS集成IDE开发环境、原生AI智能体MRS Agent、结构化芯片知识库和丰富拓展功能，用户以自然语言描述方案目标，MRS智能体即可完成工程创建、代码自动生成与修复、自动下载与调试、工具调用和结果验证整理，实现从芯片选型到方案落地的全流程提速 [3] - MRS的设计思路是将AI智能体原生嵌入IDE、深度融入嵌入式开发全流程，而非给工程师增加一个对话窗口 [8] - 芯片选型与工程创建：MRS内置系统化芯片知识库，涵盖丰富官方芯片手册和结构化知识点，可帮助用户快速完成芯片选型、输出方案框架，并根据需求自动完成工程创建 [8] - 代码生成与迭代修复：MRS Agent根据需求自动生成代码，自动启动编译，定位编译报错、迭代修复、重新编译，形成闭环，将问题消化在工程师接手之前 [8] - MRS针对青稞RISC-V深度优化，原生适配免表中断、自定义压缩指令，配套IQMATH数学库、优化版printf，保障运行效率 [9] - 自动下载与智能调试：MRS Agent统一接入多个支持MCP协议和CLI接口的常用工具，打通串口、USB、蓝牙、网络等外设/协议的调试验证链路，无需离开IDE、无需切换软件，自动完成程序下载并调用底层工具和数据分析调试，输出验证结果 [9] - 典型场景：工程师睡前搭建好硬件，在MRS智能助手中下达指令“为ADC模块增加数字滤波”即可离开，MRS Agent自动完成代码生成、编译、下载、调试、验证整理，次日可直接查看报告结果 [9] - MRS还支持AI物联网络CrossConnect方案自动生成、配套APP自动生成，并提供工程一键迁移功能，可将现有工程迁移至新产品，缓解MCU供货波动压力，同步提供性能优化改进，降低手动移植工作量，加速产品换型 [9] 沁恒在产业转折点的角色定位 - 沁恒持续夯实RISC-V产业基本盘，让芯片稳定可靠、让开发工具易用顺手，帮助用户将项目方案更快更稳落地 [6] - 进入AI时代，AI不应只是IDE外挂的对话窗口，而是深度嵌入开发全流程、承担重复繁琐工作的辅助帮手，MRS Agent节省的不只是某个步骤几分钟时间，而是用户在选型、创建工程、编译排错、调试验证之间反复折返的大量隐性成本 [7] - 沁恒的选择是深耕青稞内核与接口互连底层技术，依托MRS Agent将AI能力融入开发全流程，以软硬协同实现全链路提效 [10] - 嵌入式AI时代连接与计算的边界持续融合，RISC-V产业叙事已进入深水区，需要产业伙伴同心聚力共建RISC-V繁荣未来 [10]

文章核心观点 - EDA是芯片产业链中最接近AI变革“震中”的环节，AI深度介入将重构整个芯片设计流程的方法论，而非仅带来单点提速 [6] - AI EDA市场预计从2026年的42.7亿美元增长至2032年的158.5亿美元，年复合增长率高达24.4% [7] - AI在EDA中的价值不取决于芯片是数字还是模拟，而取决于环节本身是否具备“数据密集、规律可循”的特征 [16] - 代理式AI在芯片设计这种流程性极强的领域展现出比生成式AI更大的潜力，核心目标是提高工程师效率而非替代他们 [18] - AI对EDA的渗透已从“可选项”变为“必选项”，进入规模化价值兑现期 [24] AI在EDA中的渗透路径 - 数字芯片设计具有长流程、高复杂度特点，一颗现代SoC动辄包含数百亿晶体管，AI可在强化学习优化设计空间探索、AI辅助RTL生成与验证、布局布线智能化调度等每个环节找到嵌入点 [12] - 模拟芯片设计具有高自由度、强物理依赖特点，自动化程度远低于数字芯片，传统设计高度依赖专家经验、周期长，随着工艺演进器件物理行为愈发敏感、容错空间持续收窄 [13][14] - 数字与模拟芯片设计团队都需要跑大量仿真验证设计在各种工艺角和蒙特卡罗条件下的表现，“暴力仿真”正是AI可以大显身手的场景，AI能够在数量级更少的仿真中实现全面设计覆盖 [15] - 西门子EDA旗下Solido产品经过近20年深耕，已发展为完整的AI驱动型定制IC设计解决方案，在模拟芯片设计领域积累的AI经验更为丰富 [15] 生成式AI与代理式AI两条路径 - 生成式AI在开放领域很有用，但芯片设计不能随便生成、不能有错，西门子EDA提出工业级AI五大标准：可验证性、可用性、通用性、稳健性和准确性 [18] - 芯片企业出于保密、产权及合规要求不愿轻易开放设计数据用于AI训练，EDA工具间存在接口阻断、格式不兼容等问题，设计流程未连通成为AI加持的最大障碍 [18] - 西门子EDA在2025年DAC上正式推出Fuse EDA AI系统，专为半导体和PCB设计环境打造，构建于统一的多模态数据基础设施之上，内置面向EDA场景的专用大模型，训练与推理依赖专业EDA数据与设计文档而非通用数据 [18][19] - Fuse系统部署在客户本地私有环境中，数据不出客户环境，同时提供开放式接口支持通过API或MCP与第三方或客户自研模型连接，直击客户对数据安全和工具兼容性的核心痛点 [19] - 2026年3月西门子进一步发布Fuse EDA AI Agent系统，专为半导体、3D IC和PCB设计构建的自主AI代理，能够规划和编排跨越多工具、多代理的复杂工作流，覆盖从设计构思到制造签核的全流程 [19] - 通过AI可以过滤掉大量不必要的仿真，聚焦到真正值得运行的用例上，以仿真平台为例使用AI后验证效率可提升10倍以上 [19] AI对芯片设计门槛与工程师的影响 - 设计芯片的门槛不会降低，因为还是要保证芯片成功流片，但对工程师的要求确实会改变 [21] - 如同30多年前从手工设计转向EDA自动化，现在是从自动化再提升到AI的新层面，工程师不仅要懂工具操作，更要懂得如何用AI Agent来调度工具、判断结果并做下一步决策 [21] - 工程师更重要的能力不在于“能不能做”，而在于如何指挥AI做出比竞争对手更优秀的芯片 [22] 行业趋势与阶段判断 - 回顾过去五年，AI在EDA领域的角色已从锦上添花的“概念验证”转变为芯片设计流程中不可或缺的效率引擎，各大厂商的实际部署与行业洞察指向同一结论 [24] - 数据孤岛的打通、模型可信度的提升、系统级编排的成熟，每一层都需要行业耐心攻坚 [24] - AI带来的与其说是“被取代”的焦虑，不如说是“角色进化”的机遇，真正有价值的变化不是工具本身变强，而是使用工具的人能走得更远、想得更深 [24] - 芯片设计的新范式正在AI驱动下一步步成型，这场重塑EDA的漫长旅程才刚刚走过第一个门槛 [24]

文章核心观点 - AI算力集群扩张推动光通信系统向更高传输速率演进，从1.6T向3.2T升级过程中，薄膜铌酸锂（TFLN）凭借高带宽、低插入损耗和低驱动电压等特性，正加速从技术验证走向商业化量产[2] - TFLN与硅光子并非简单替代关系，两者更可能形成互补，在不同传输规格阶段各自发挥优势[3] - TFLN的产业机会不仅限于光调制器本身，还涉及晶圆制造、器件封装与高速互连等多个环节，长远来看将走向不同材料平台之间的异质整合[4][5] 技术演进路径 - 2026年至2027年，1.6T光通信仍以单通道200G方案为主，硅光子仍是重要技术路线[2][3] - 随着传输规格向3.2T演进，2027年至2029年，单通道400G有望成为技术竞争的重要方向，TFLN才有望加快渗透[2][3] - 相关产品单通道传输速率正从200G向400G升级[2] - TFLN带宽有望达到130至150GHz以上，同时兼顾较低的半波电压和插入损耗[3] - 当TFLN带宽提升至100至150GHz以上时，封装接口可能成为进一步提升性能的瓶颈[4] TFLN材料特性与优势 - TFLN利用波克尔效应，在高带宽、低光损耗和低驱动电压方面具备优势[3] - 硅基调制器在高速化过程中需在带宽、插入损耗和驱动电压之间进行权衡，TFLN有望在这些指标之间提供不同的性能选择，并降低对独立射频驱动器的需求[3] 产业链量产进展 - HyperLight、联电及联颖光电等企业参与TFLN量产平台建设[2] - 联颖光电6英寸产线已完成客户验证[2][4] - 联电已导入8英寸制程[2][4] - 随着制造平台向更大尺寸晶圆推进，产业关注点逐步转向成本控制、良率提升及与高速器件相匹配的封装能力[4] 封装与互连技术 - 驱动器与调制器之间的电性传输路径如果过长，可能影响高速信号传输表现，缩短两者连接距离成为封装设计需要解决的问题[4] - 翻晶和凸块接合技术重要性上升，通过优化器件之间连接方式可缩短驱动器至调制器的电性传输路径[4] - 异质整合需求有望带动金凸块等相关技术发展[4] - 重布线层和铜柱等晶圆级互连技术也被视为产业链可能受益的环节[4] 异质整合架构分工 - 2027年至2030年，TFLN将优先切入对带宽、功耗和信号质量要求较高的高速光调制器市场[5] - 硅和氮化硅负责被动光路，TFLN负责主动调制，III-V族材料负责激光器，CMOS承担信号处理任务[5] - TFLN能否在单通道400G时代获得更广泛应用，取决于量产成本、制造良率和高速封装能力能否同步跟上[5]

文章核心观点 - 半导体材料更替的驱动力在于器件结构变化导致成熟工艺遇到新限制，钼（Mo）进入先进芯片制造正是典型案例 [2] - 默克于10月22日在韩国忠清北道阴城启用钼前驱体生产设施，生产二氯二氧化钼（MoO₂Cl₂），标志着钼从候选材料走向实际应用 [2] - 随着3D NAND堆叠层数不断增加，传统字线材料钨面临电阻问题日益突出，钼开始进入存储芯片制造商视野，默克将其潜在应用指向DRAM和逻辑芯片 [2] - 先进半导体材料的竞争已不只是比较材料本身的电学性能，前驱体能否稳定供应、薄膜能否满足结构要求、工艺能否在量产中保持一致，都会影响新材料最终能否被采用 [7] - 围绕下一代金属材料展开的竞争已不再停留在实验室层面，而是开始深入前驱体供应和制造工艺的每一个环节 [10] 钼受到关注的原因 - 在3D NAND中，存储单元通过垂直堆叠提高存储密度，层数增加后字线等结构需要在更狭窄空间内制造，金属材料不仅需具备良好导电性能，还必须适应复杂结构中的沉积要求 [4] - 随着尺寸缩小，金属薄膜有效电阻受尺寸效应影响，电子散射带来的影响越来越明显，高层数NAND字线电阻上升会影响信号传输，如何在更小结构中维持较低电阻成为材料选择需解决的问题 [4] - 钼的优势在于某些微细结构中有望实现比钨更低的有效电阻 [4] - 钼在特定工艺中具有减少阻挡层需求的潜力，传统钨互连通常需要额外衬层或阻挡层，这些材料占据有限结构空间，若能减少这部分占用，就有机会为导电金属留出更多空间 [4] - 材料的块体电阻率并不能直接决定其在纳米尺度下的表现，最终效果仍取决于薄膜厚度、沉积方式、结构尺寸以及具体工艺条件 [4] 钼在3D NAND中的实际应用进展 - 三星电子已于2024年在200层級NAND中开始采用钼 [5] - SK海力士也在300层级NAND中将部分字线材料替换为钼 [5] - 钼由此不再只是材料研发中的一个选项，而是开始进入实际制造流程 [5] 前驱体与沉积工艺的难点 - 默克此次建设的生产设施生产的并非直接加工成芯片字线的金属钼，而是用于薄膜沉积的前驱体 [5] - 在化学气相沉积（CVD）和原子层沉积（ALD）工艺中，前驱体提供形成目标薄膜所需的材料，经过相应化学反应，金属薄膜才能沉积到晶圆表面 [6] - 对于高深宽比结构，如何让薄膜在狭窄、深邃的空间中形成连续且均匀的覆盖，是制造过程中的重要挑战 [6] - ALD通过交替进行表面反应来控制薄膜生长，适用于对厚度和覆盖能力要求较高的结构，但采用ALD并不意味着所有材料都能轻易实现量产，前驱体的化学性质、反应条件和薄膜质量仍需经过优化 [6] - 默克此次生产的MoO₂Cl₂在室温下为固态，必须通过加热使其升华，再以气态形式输送至沉积设备，材料输送系统成为工艺链条中不可忽视的一环 [6] - 如果输送过程中温度或压力控制不稳定，材料供应就可能受到影响，进而影响沉积过程的稳定性 [6] - 钼的产业化不只是找到合适的化学材料，还需要配套的容器、加热、输送和工艺控制系统 [6] - 默克将钼前驱体与其安山工厂生产的CHEMKEEPER Vapor 200供应系统结合，该方案的材料利用率可超过99% [6] - 该类系统的价值在于让材料能够更稳定地进入制造流程，并尽可能减少材料浪费 [6] 钼的应用前景与工艺门槛 - 默克方面表示，随着器件结构进一步缩小，钼的应用有望扩展至DRAM和逻辑芯片 [9] - 钼并不能直接替代所有芯片中的钨或铜，不同器件的结构、材料组合和制造流程存在差异，一种材料在NAND字线中表现出优势，并不能证明它在DRAM或逻辑芯片的所有互连结构中都同样适用 [9] - 在先进逻辑芯片中，金属互连尺寸不断缩小，材料的有效电阻、薄膜连续性以及与周围材料的兼容性都需要综合考虑，钼能否在特定结构中带来实际收益还需通过工艺开发和客户验证来判断 [9] - DRAM制造结构与3D NAND并不相同，钼若要进入相关工艺，需要找到明确的应用位置，并证明相较现有方案具有足够的技术价值 [9] - 应用扩展的速度会受到前驱体开发和沉积工艺成熟度的影响 [9] - 默克在韩国布局钼前驱体，值得关注的并非单纯增加了多少产能，而是产业链正在为这种新材料建立从化学品生产、材料输送到晶圆沉积的完整条件 [9] - 对于一种仍在拓展应用范围的材料而言，这些基础能力将影响它能否从部分NAND工艺进一步走向更多芯片类型 [9] 行业趋势 - 随着先进存储器持续增加堆叠层数、逻辑芯片继续推进微缩，半导体制造对材料的要求还会发生变化 [10] - 钼能否成为更广泛使用的互连材料，最终仍要由具体工艺中的性能、可靠性和量产结果决定 [10]

文章核心观点 - 将先进封装工艺从晶圆转向面板并非简单的几何尺寸扩大，而是需要重新审视整个工艺流程中哪些环节长期受限于晶圆固有尺寸，面板级封装的经济效益取决于利用率与良率的平衡 [3][4][9] - 面板方案在容纳更多封装单元方面具有显著优势，但良率损失、工艺管控难度、设备不成熟等因素制约了最大尺寸面板的经济可行性，行业最终可能不会统一采用单一标准尺寸，而是根据不同工艺环节采取混合规格策略 [9][17][18] 面板级封装的经济效益与利用率优势 - 大型AI和HPC芯片封装形式日益趋向矩形，而300毫米晶圆仍为圆形，封装尺寸增大导致越来越多昂贵加工步骤落在晶圆边缘无法用于有效产品的区域 [2] - 面板能“找回”被浪费的区域，相同工艺周期内可容纳更多大型封装单元，且面板尺寸不会对方形或矩形封装规格造成严格限制 [2] - 以5.5倍光罩尺寸中介层为例，300毫米晶圆上可产出9个单元，300毫米面板上可产出16个；将600毫米面板切割成四块300毫米单元加工总产量可达64个，完整600毫米面板整体加工产量可提升至72个，完整面板产出量是晶圆的8倍，远超两者原始面积约5倍的差距 [3] - 英特尔代工服务展示510×515毫米面板案例：约4倍光罩尺寸封装产品在300毫米晶圆上仅产出约10个单元，面板上可产出约48个单元；300毫米晶圆上所能容纳的最大正方形边长仅约210毫米 [4] - 英特尔高级首席工程师指出，一旦封装尺寸超过一定限度，面板方案优势便显而易见，面板已成为实现规模化生产的必然选择 [4] 工艺迁移的技术挑战 - 晶圆级为单面加工，面板级实际变成双面加工，在面板尺寸规模下确保良好均匀性和合适Cpk是巨大挑战 [5] - 旋涂工艺依赖径向对称性，用于矩形基板会导致边角处薄膜厚度不均匀且大部分光刻胶被甩出浪费；600毫米面板工艺流程中光刻胶通常改用狭缝涂布方式，覆盖约586×586毫米有效区域 [5] - 光刻环节中，无掩模直接成像技术正逐渐取代传统晶圆步进式光刻机 [5] - 玻璃面板上实现精细线路需要开发新型光刻胶及其涂布方法，加强套刻精度管控，要求设备在更大面积范围内保持温度和工艺一致性，大尺寸加热板本身成为亟待解决的开发难题 [6] - 线宽/线距从约5微米向2微米甚至更小尺寸演进，原本处于封装流程后段的工艺开始要求接近前道制造级别的精度 [6] - 面板级封装无法直接沿用前道制造设备，前道制造基础设施基于300毫米圆形晶圆构建，传统基板加工设备针对不同特征尺寸和工艺公差设计，面板级封装定位恰好介于两者之间 [6] 良率对有效面积的制约 - 当面板上集成逻辑芯片和HBM时，封装环节故障前其上搭载的已知合格芯片价值可能高达数万美元，良率微小下滑足以抵消单次处理更大面积带来的成本优势 [7][8] - Amkor公司指出缺陷在所难免，必须具备完善修复机制以避免良率损失，返修能力已成为必要设计要求 [8] - 日月光数据显示，若要保留600毫米面板带来的额外12.5%可用面积，必须采用混合格式工艺形式，但该形式更难管控且尚未得到所有必要封装设备支持 [8] - 实际可行的尺寸上限既取决于几何尺寸，更取决于良率水平 [9] 面板工艺历程与尺寸稳定性 - 面板在封装制造过程中经历加热、固化、沉积、电镀和清洗等环节，会导致尺寸偏移、应力累积和材料特性变化，面板进入下一道工序时结构状态已与上一道工序不同 [10] - 晶圆尺度上数十年制造经验已明确特定工艺引起的位移量及后续工序容忍度，面板尺度下面积大幅增加，必须确保变化在整个面板范围内可预测且均匀 [10] - 弗劳恩霍夫可靠性研究所数据显示：标准高Tg材料在三西格玛水平下平均位移约22微米，超低CTE材料位移约7微米，玻璃基板位移仅约3微米且表现非常均匀 [11] - 玻璃载板刚性强、CTE可与硅匹配、表面平整，能支持精细间距工艺，但热处理过程中可能出现非线性芯片位移，在大尺寸玻璃面板上尤为突出 [11][12] - 芯片在工艺流程初期可能被准确放置，但后续固化、沉积或热处理步骤会改变周围结构导致最终位置偏移，后续层必须基于面板当前实际状态构建而非原始设计坐标 [12] - 杨氏模量和剪切模量等力学性能随温度变化，较新的玻璃和聚合物体系缺乏像硅材料那样成熟的表征数据 [12] - Synopsys公司建议在制造失败或良率受损之前先进行仿真，利用通用参数和通用工艺流程评估各工艺步骤产生的翘曲和应力，但通用模型适用范围有限，精确预测最终取决于实际材料特性 [13] - 材料或基板供应商可在不泄露具体配方的前提下提供足够表征数据以优化仿真模型 [13] 切割与检测的工艺管控 - 日月光混合格式流程要求从一开始设计600毫米面板布局时就考虑最终分割成四块300毫米面板，切割并非简单工序，包含多个步骤并需边缘处理去除锋利边缘 [14] - 面板布局必须预先规划最终分割位置，切割工艺必须确保不产生碎屑或导致边缘受损，否则后续组装环节可能引发面板破裂 [14] - 穿透玻璃通孔会在材料内部造成应力集中，铜和玻璃热膨胀率不同导致加热时铜向外凸出形成压缩应力集中、冷却时铜收缩拉扯玻璃侧壁产生拉伸应力，可能导致环状裂纹 [15] - 应用材料公司指出目前行业尚无统一标准确定合适的热测试方法，检测玻璃中裂纹并非易事，涉及大量计量与检测工作 [15] - 检测环节被前移到上游，面板某道工序看似完好但边缘已受损或内部已产生裂纹，缺陷可能等到后续热循环、搬运或组装操作时才引发严重后果，而此时面板已历经多道加工且承载价值大幅增加 [16] - 严重缺陷可能隐藏在互连结构内部，材料之间不常见的组合产生制造商尚在摸索如何识别的关联性，受控演示环境下行之有效的工艺方案投入批量生产跨越不同批次和多台设备时可能出现偏差 [16] - Critical Manufacturing指出进入大规模生产阶段仍有学习曲线需要克服，部分管控手段需要从零开始研发 [16] 结论与行业展望 - 行业通常设想面板级封装最终会统一采用某种标准大尺寸规格并围绕其构建设备生态系统，类似半导体制造业统一采用300毫米晶圆，但日月光混合规格策略表明过渡过程或许不会那么整齐划一 [17] - 当利用率成为影响经济效益的关键因素时600毫米面板或许是理想之选，但当良率、搬运或设备可用性变得更为重要时可能不再是最优解，通过切割面板缩小尺寸虽牺牲一定面积利用效率却能让工件回归更易于管控的制造环境 [17] - 整个工艺流程不同环节可能需要采取不同方案：涂覆和重布线层工艺能从更大加工面积获益，组装环节可能更适合较小规格，切割工序必须预判后续工艺需求，检测必须在产品被赋予更多价值之前发现损伤，一旦发现损伤还必须具备修复可能性 [18] - 面板历经多道工序后累积的热应力和机械应力可能改变后续设备实际处理的对象状态 [18] - 多年来设备、材料和工艺假设围绕晶圆载体实现标准化使许多选择变得隐形，面板级封装迫使工程师重新审视并明确这些选择，行业最终或许会实现面板规格标准化，但在此之前必须先理清哪些要素属于工艺本身、哪些仅仅是因为长期以晶圆为载体才被误认为是工艺固有的一部分 [18]

全球工业机器人年度安装量首次突破50万台，中国市场的新增部署超过其他市场总和。国际机器人联合会（IFR） 在2022年10月发布的《世界机器人报告2022》（World Robotics 2022）演示材料显示，2021年全球安装工业机器人 约51.7万台，同比增长31%，创下历史纪录。 这轮增长既反映了疫情冲击后的投资恢复，也呈现出自动化需求的结构变化。电子行业继续领跑，汽车、金属和机 械行业加快采购，物流、清洁与酒店餐饮等服务场景也在扩大机器人应用。 不过，安装数量的增长不能直接等同于生产率提升，更不能单独证明机器人正在大规模替代就业。报告提供的是设 备部署和市场需求的观察窗口，对投资回报、岗位变化及应用成效，仍需其他证据支持。 创纪录增长背后的中国分量 2021年的增长并非仅仅填补疫情造成的缺口。全球工业机器人安装量从2018年的约42.3万台，经历2019年下滑和 2020年基本持平后，跃升至51.7万台，明显超过此前高点。 更长周期的数据支持了市场持续扩张的判断：2016年至2021年，全球年度安装量的复合增长率为11%，在用机器人 存量的复合增长率为14%。截至2021年，全球在用工业机器人约35 ...