随着AI技术不断发展落地，行业应用对于算力的需求与日俱增，这已经成为广泛共识。 编辑部 整理自 MEET2026 量子位 | 公众号 QbitAI 与此同时，算法本身的规模和复杂度也在成倍增长，让整个行业正式迈入一个更高强度的算力周期，对此 太初元碁联合创始人兼首席运营官 乔梁 表示： 当下行业应用对于算力的需求与日俱增，AI需要算法实现毫秒级精确度，而这恰好带动算力需求呈指数级增长。 这意味着，在未来的技术演进中，高性能计算将贯穿生产制造、科学研究到AI落地的全链路，成为各类计算场景的底层支撑力量。 在本次 量子位MEET2026智能未来大会 上，乔梁围绕超智融合、异构融合等关键词分享了自己对国产算力生态建设的看法： 目前，各类AI大模型、不同领域的AI Agent落地都需要大量算力来支撑，在这一背景下，"超智融合发展"已成为行业共识。 无论是AI算法的迭代，还是传统科学计算的发展，未来的趋势都会指向同一件事：在通用计算的场景下，通过硬件架构的设计来实现异构融 合。 为了完整体现乔梁的思考，在不改变原意的基础上，量子位对演讲内容进行了编辑整理，希望能给你带来更多启发。 MEET2026智能未来大会是由量子位 ...

会议概况 - 第三届集成芯片和芯粒大会将于2025年10月10-13日在武汉召开 主题为“设计封装协同 共筑芯未来” [1] - 会议由武汉大学 中国科学院计算技术研究所 复旦大学主办 设立7场大会报告和16场技术分论坛 [1] - 会议聚焦三维集成 异构融合 多物理场协同 高速互连 EDA设计方法 先进存储与封装工艺等前沿方向 [1] 大会报告核心议题 - 大会报告将探讨集成芯片前沿技术研究进展 [1] - 议题包括基于混合键合技术的三维集成发展趋势与挑战 [1] - 议题涵盖智算时代AI芯片发展和先进封装技术演进 [1] - 议题涉及高密度Chiplet封装的工艺难点和解决方案 [1] 技术分论坛重点领域 - 分论坛1聚焦面向大模型的存算融合三维芯片 [1] - 分论坛2和论坛11关注多物理场仿真及异质集成三维供电架构与宽禁带供电芯片 [1][4] - 分论坛3和论坛12探讨异质集成的感存算通心片及基于三维集成的先进存储心片 [1][4] - 分论坛4和论坛13研究集成心片的光I/O和超高厨设及硅转接脑和玻璃基板 [1][4] - 分论坛5和论坛9涉及芯粒热管理反封装散热技术及芯粒集成先进封装工艺与混合键合 [1][4] - 分论坛10关注晶圆级/超晶圆尺寸高算力大芯片 [4] - 分论坛14和部分大会报告重点讨论集成芯片设计与EDA技术 [1][4] 参与机构与专家 - 会议汇聚全国多所知名高校 研究院所及产业界顶尖专家 包括清华大学 北京大学 复旦大学 上海交通大学 浙江大学 华中科技大学 中国科学院下属多个研究所等 [1][4][10] - 产业界代表包括武汉新芯集成电路股份有限公司总经理孙鹏 北京华大九天科技股份有限公司董事长刘伟平 宏茂微电子技术专家郭一凡等 [1][4]

大会基本信息 - 第三届集成芯片和芯粒大会将于2025年10月10日至13日在武汉召开 [2] - 大会主题为“设计封装协同，共筑芯未来” [2] - 会议设立16场技术分论坛，聚焦三维集成、异构融合、多物理场协同、高速互连、EDA设计方法、先进存储与封装工艺等前沿方向 [2] 主办与承办单位 - 大会主办方包括武汉大学、中国科学院计算技术研究所、复旦大学 [2] - 承办单位包括武汉大学动力与机械学院、处理器芯片全国重点实验室、武汉大学集成电路学院、集成芯片与系统全国重点实验室等 [11] 大会议程安排 - 注册报到时间为2025年10月10日14:00-20:00，地点在万达瑞华酒店大堂 [3] - 开幕式及大会报告于10月11日上午在万达瑞华酒店三楼宴会厅举行 [3] - 技术分论坛报告分别安排在10月11日下午和10月12日下午 [3] 技术分论坛核心议题 - 论坛1聚焦面向大模型的存算融合三维芯片，主席包括复旦大学的刘琦等专家 [5] - 论坛4探讨集成芯片的光I/O和超高速接口，由中国科学院半导体研究所的薛春来等主持 [5] - 论坛9关注芯粒集成先进封装工艺与混合键合，主席包括清华大学的蔡坚等 [7] - 论坛14主题为芯粒集成EDA布局布线与STCO、测试与可测性设计，由北京大学的王润声等负责 [7]

产品规格与性能 - 海光C86-5G处理器拥有128个物理核心，通过四路SMT技术可支持512个线程 [2][3] - 处理器支持16通道DDR5-5600内存，最高容量达1TB，数据传输带宽相比英特尔8通道DDR5-4800提升80% [2][5] - 提供128条PCIe 5.0通道，并支持CXL 2.0标准，为加速器、存储和高速网络提供充足带宽 [2][4] - 得益于重新设计的微架构，C86-5G的IPC（每周期指令数）相比前代C86-4G提升17%以上 [2][6] - 在核心数量上显著超越国际竞争对手，英特尔第五代至强Emerald Rapids为48核96线程，AMD EPYC Genoa-X为96核 [3] 技术演进与自主创新 - 公司CPU发展路线清晰，2016-2020年基于AMD Zen架构授权推出海光1号/2号，当时32核设计在国产芯片中属顶配 [5] - 2021-2024年进入自主突破阶段，C86-4G采用自研微架构，支持量子加密协处理器和12通道DDR5内存 [6] - C86-5G采用自研微架构的增强版本，首次在国产x86芯片中支持国密算法硬件加速 [6] - 由1024颗C86-4G组成的集群在气象预测任务中表现突出，曾进入全球前五 [6] 应用场景与市场定位 - C86-5G专为高度并行工作负载设计，是人工智能训练集群、大规模分析平台和虚拟化企业环境的理想选择 [2] - 强大的多核多线程能力使其在云计算、AI训练等需要处理海量任务的场景中效率显著提升 [3] - 高内存带宽对金融交易、气象模拟等需要快速处理大量数据的应用至关重要 [5] - 国密算法硬件加速特性对金融、政务等安全要求高的领域尤为重要 [6] 未来发展趋势 - 制程工艺预计将从当前的14nm向5nm、3nm升级，工艺提升将带来核心数增加和能效比优化 [6] - 预计2026年推出的C86-6G，单核性能可能再提升25% [6] - 异构融合是重要趋势，未来可能借鉴AMD MI300的APU设计，将AI算力单元集成到CPU中，以降低数据搬运功耗并提升计算效率 [6] - 公司已建立光合组织，联合超过5000家合作伙伴，未来可能与国产操作系统进行深度优化以降低金融等行业的核心系统迁移成本 [7] - 可能开放部分IP核，构建开源社区生态，吸引开发者围绕C86架构开发行业专用加速器 [7] - 在边缘计算领域，可能推出基于C86-3G的1U边缘服务器，应用于智慧交通、工业物联网等场景，实现“云边端”协同计算 [7] - 在量子计算方面，公司与中科大合作开发量子加密协处理器，预计2027年可能推出支持量子密钥分发的C86-7G [7]