核心观点 - 芯片首版一次成功率从2024年的14.4%骤降至2026年的5%[2] - 验证复杂性已发生质变，不再是传统RTL设计的简单放大，而是软件驱动、异构、互联的系统级挑战[4] - 工作流程缺陷是芯片交付的隐形瓶颈，需像设计产品一样设计工作流程[8][12] 首版成功率下降与验证挑战 - 在IC/ASIC受访项目中，仅有5%的团队实现首版芯片一次成功，2024年该比例为14.4%[2] - 绝大多数项目在量产前都经历了多次流片迭代，首版成功正变得越来越难[3] - 验证环境正面对处理器丰富的加速计算系统，包含嵌入式软件，需满足安全、可靠性等保障要求[4] - 逻辑和功能错误仍是ASIC重新设计的最主要原因，但固件、安全、电源、时钟、时序及其他系统级问题也成为流片失败的重要来源[5] - FPGA调研结果印证：传统逻辑与功能缺陷依然突出，但只是众多导致生产环境故障因素的一部分[5] - 报告未证明处理器数量增加、AI加速、安全要求提升或DFT集成等任何单一因素直接导致首版成功率下降，而是多个特征同时演进并共同塑造新挑战[6] 工程领域融合趋势 - DFT正与更广泛的功能验证环境紧密结合[5] - 安全与保障之间的联系不断增强[5] - AI与机器学习开始改变验证工作执行方式，覆盖测试生成、覆盖率分析、调试、回归优化及形式验证等多个环节[5] - 验证问题的性质本身正在改变，而非仅仅是设计规模持续增长[5] 工作流程缺陷与瓶颈 - 工作流程缺陷是隐形的瓶颈，会推迟产品发布日期并浪费工程师时间[8] - 工作流程缺陷包括：数据延迟交付、上下游数据错误、工具更新后使用不当、缺陷信息不清晰等[8] - 工作流程中存在缺陷是因为变化、日益复杂的流程以及疏忽，但很少被修复[8] - 英特尔前工程师Joel Jorgensen领导NAND闪存芯片后硅设计团队时，原计划五周周期延误了三周[9][10] - 分析表明芯片设计前的验证流程对芯片设计后流程太慢，设计前七天一次数据迭代周期可接受，但设计后需要更快[10] - 团队将验证周期从七天缩短至3.5天，最终精准实现五周周期目标[11] - 通过自动化取消人工审核、协商最快服务器和许可证等十几个改动实现流程优化[11] - 工作流程缺陷是交付芯片产品和扩展产品开发运营的隐形瓶颈，日益增长的复杂性和变化正在拖慢团队速度并消耗资源[12]