算力硬件板块表现 - 算力硬件板块延续强劲走势 长芯博创股价飙升超过10% 刷新历史最高纪录 铭普光磁封涨停板 新亚电子 鹏鼎控股涨幅均超过5% 罗博特科 德科立 神宇股份 瑞可达等个股紧随其后 [1] - CPO 铜缆等算力硬件概念股再度展现强势表现 英伟达股价上涨1.8% 连续刷新历史新高 该公司总市值在盘中交易时段一度突破4万亿美元关口 成为全球首家达到此市值水平的企业 [1] - 英伟达市值规模已超越英国 法国 德国等发达国家的股票市场总值 自今年4月份触及低点以来 英伟达股价累计涨幅接近90% 投行机构预测该公司市值有望在未来18个月内攀升至5万亿美元 [1] 国内算力硬件产业链 - 国内算力硬件产业链受到海外龙头企业带动效应明显 光模块 PCB 服务器等相关概念股近期表现突出 相关ETF产品同样获得资金青睐 5G通信ETF自6月以来涨幅接近20% [1] - 长芯博创作为算力硬件领域的重要参与者 其技术实力不断增强 公司在硅光技术 高速光电子集成等前沿领域持续加大投入 800G硅光模块和共封装光学相关产品开发进度加快 2025年首代CPO产品已成功推出 [1] - 公司通过收购长芯盛股权 实现产业链垂直整合布局 海外生产基地的投产运营 有效应对国际贸易环境变化 在AI服务器 数据中心等应用场景中 公司产品获得客户认可 [2] 算力需求与行业前景 - 算力需求的持续增长为相关企业带来发展机遇 随着AI技术应用范围扩大 对高性能计算设备的需求保持旺盛态势 光通信 高速连接等核心器件的重要性日益凸显 [2]

先进封装概述 - 先进封装相比传统封装具有小型化、轻薄化、高密度、低功耗和功能融合等优点，可提升性能、拓展功能、优化形态并降低成本 [6] - 先进封装包括倒装芯片(FC)结构封装、圆片级封装(WLP)、系统级封装(SiP)、2.5D封装和3D封装等技术 [6] - 中国先进封装市场规模从2019年420亿元增长至2023年790亿元，增幅超过85%，预计2029年将达到1340亿元，2024-2029年复合增速9% [8] 先进封装应用领域 - 系统级封装(SiP)是市场增长重要动力，2023年中国市场规模371.2亿元，预计2024年达450亿元，消费电子占下游应用70% [14] - 倒装芯片(FC)在移动和消费市场空间较大，2026年FC-CSP细分市场预计超100亿美元，主要用于智能手机APU、RF组件和DRAM设备 [17] - QFN/DFN封装虽属中端类型但市场容量大，2023年市场规模136.5亿美元，预计2032年达306.8亿美元，CAGR约9.42% [22] - MEMS封装随物联网应用拓展快速增长，2022年市场规模27亿美元，2016-2022年CAGR达16.7%，RF MEMS封装CAGR高达35.1% [25] - 晶圆级封装(WLCSP)2023年市场规模184.5亿美元，预计2032年达435亿美元，2024-2032年CAGR约10% [27] 先进封装技术发展 - WLCSP分为扇入型和扇出型，通过晶圆级工艺实现高密度互连，具有尺寸小、功耗低、成本低优势 [30][36] - 扇出型WLCSP通过重新排列芯片形成模塑晶圆，可提供更大布线空间和更多I/O接口 [35] - WLCSP在消费电子、汽车、医疗等领域应用广泛，预计2027年市场规模达22亿美元，受益于物联网和AI发展 [37] - 全球WLCSP产能集中在晶方科技、华天昆山、科阳光电和台湾精材四家企业，技术壁垒高导致供给有限 [47] 市场空间预测 - 全球先进封装市场规模将从2023年378亿美元增至2029年695亿美元，CAGR 12.7%，主要受AI、HPC和5G/6G驱动 [2][68] - 2.5D/3D封装增长最快，2021-2027年CAGR达14.34%，WLCSP和SiP增速相对稳定 [60][68] - 先进封装出货量将从2023年709亿颗增至2029年976亿颗，CAGR 5.5%，WLCSP/SiP/FCCSP占据主导 [70] - 晶圆产量(等效300mm)2023-2029年CAGR 11.6%，2.5D/3D技术增速达32.1% [73] 相关公司分析 - 甬矽电子聚焦FC类产品、SiP、WLP等五大先进封装类别，2024年SiP收入15.9亿元占比44% [81] - 佰维存储构建"存储+封测"一体化模式，掌握16层叠Die、30-40μm超薄Die等先进工艺 [99] - 晶方科技专注传感器封装，具备8/12英寸WLCSP量产能力，客户包括索尼、豪威等全球知名厂商 [102][107] 发展展望 - 中国大陆封测市场规模预计2025年达3551.9亿元，先进封装占比将从2020年14%提升至2025年32% [110] - 全球封装市场仍由台美日韩主导，大陆厂商份额有提升空间，美国制裁加速先进封装国产化 [111] - AI服务器和高性能计算推动高阶IC载板需求，主要厂商加大资本支出扩产 [115]

收购交易 - CoreWeave同意以全股票交易方式收购Core Scientific 交易估值约90亿美元 [1] - 交易对Core Scientific股票估值为每股20.40美元 较谈判前收盘价溢价66% [1] - 交易预计于2025年第四季度完成 尚待监管机构批准 [1] 战略意义 - 收购将加速CoreWeave规模化部署人工智能和高性能计算工作负载的战略 [1] - CoreWeave通过收购扩充人工智能数据中心的算力规模 [1] - Core Scientific正借助数据中心空间和电力供应短缺契机 拓展至加密货币以外领域 [1] 历史合作 - 去年CoreWeave曾提出以约10亿美元收购Core Scientific [1] - 两家公司签署12年合同 Core Scientific将提供约200兆瓦基础设施承载CoreWeave业务 [1] 市场反应 - 美股盘前交易中 CoreWeave股价下跌近3% [2] - Core Scientific股价暴跌17% [2]

半导体玻璃基板市场动态 - 美国康宁公司开发出半导体基板专用玻璃材料"SG 3.3 Plus (+)"，显著提高了热膨胀系数(CTE)和弹性模量，这些性能指标对半导体玻璃基板质量至关重要 [1] - 新产品比康宁现有产品更适合半导体玻璃基板应用，有望提升最终产品性能，目前正与国内外客户进行评估 [1] - 半导体玻璃基板比传统塑料材料(PCB)更薄更平坦，可实现微电路，被视为AI/HPC等高性能计算的下一代半导体基板 [2] 行业竞争格局 - 半导体玻璃基板市场主要供应商为德国肖特、美国康宁和日本旭硝子，此前肖特产品在行业占据主导地位 [3] - 康宁新产品的推出改变了市场格局，多家玻璃加工公司正寻求与康宁合作 [3] - 三星、英特尔、台积电、AMD、博通等芯片巨头正在准备引入玻璃基板技术，但商业化仍面临技术挑战 [2] 技术挑战与突破 - 玻璃基板制造面临的主要技术难题是在加工过程中容易发生破裂或撕裂(seware)现象 [2] - 康宁在新产品开发中已确保能够最大程度减少各种缺陷的玻璃性能 [3] - 热膨胀系数是决定玻璃与其他材料粘合效果的关键因素，弹性模量则影响玻璃受力变形程度 [1]

硅电容技术特性 - 采用单晶硅衬底与半导体工艺实现三维微结构，具备高纯度电介质层，性能显著优于传统MLCC [3] - 容值稳定性比MLCC高10倍以上，温度/偏压/老化引起的容值漂移极低 [3] - 厚度可低于50微米，单位面积容量提升10倍，ESL和ESR极低，保障信号完整性 [3] - 单晶硅结构无晶界缺陷，彻底解决MLCC的微裂纹、压电噪声等问题 [3][5] 硅电容应用场景 - 5G/6G通信领域需高频特性与小型化，01005尺寸成为研发重点 [7] - 汽车电子中ADAS、LiDAR等应用要求耐高温(-55℃至+250℃)与耐高压 [8] - HPC与AI数据中心依赖超低ESL电容解决PDN供电网络挑战 [9] - 医疗设备、光通信等领域通过减少元件数量提升系统可靠性 [4][12] 硅电容与MLCC性能对比 - 电容稳定性：硅电容全工况无衰减，MLCC存在标称值与实际值差异 [5] - 高频阻抗：硅电容ESR/ESL超低，自谐振频率(SRF)更高 [5] - 可靠性：硅电容无压电效应，MLCC易因应力产生微裂纹 [5] - 供应链：硅电容可本土化生产，MLCC曾多次出现全球缺货 [5] 森丸电子产品矩阵 - **DTC沟槽硅电容**：深硅刻蚀工艺，容值0.08-4.6nF，ESR低至13mΩ，击穿电压150V，应用于光通信PDN网络 [11][14] - **MIM表贴硅电容**：平面薄膜工艺，容值0.2-15pF，温漂系数70ppm/°C，适合射频匹配电路 [20][23] - **MIS硅电容**：金属-绝缘体-半导体结构，容值0.8-100nF，耐压>150V，用于耦合/滤波器 [24][28] - **玻璃电容(GMIM)**：玻璃基材机械稳定性强，容值0.1-2nF，击穿电压100-300V，适用高频射频领域 [30][33] 行业技术趋势 - 电容器向"五高一小"发展：高容、高频、耐高温、耐高压、高可靠性及小型化(如0201/01005尺寸) [6] - CPO封装技术推动超低ESL电容需求，HPC芯片功耗增长驱动电源完整性创新 [9] - 半导体工艺赋能无源元件集成，硅电容成为高性能电子系统的"性能心脏" [4][10]

半导体行业发展趋势 - 数据传输速度和安全性成为半导体行业的关键挑战，人工智能、联网车辆、5G和物联网的爆发式增长推动了对高性能计算和低功耗芯片的需求激增 [1] - 内存带宽与数据处理安全性的瓶颈日益凸显，接口IP和安全IP技术成为行业突破的核心驱动力，直接影响芯片效能、兼容性及抗攻击能力 [1] Rambus公司技术优势 - Rambus是接口IP和安全IP技术的先驱者，其创新的高速接口技术重新定义了内存与系统间的数据传输标准 [1] - 公司提供DDR内存接口、HBM3/4和PCIe 5/6等解决方案，显著提升了数据中心、边缘计算等场景的性能上限 [1] - 在安全IP领域，Rambus拥有信任根技术、安全协议引擎、内联密码引擎、后量子密码算法加速器核等解决方案，构建了强大的产品组合 [1] 技术探讨会概述 - 会议聚焦AI和汽车两大热门方向，Rambus联合M31、晶心科技、Brightsight、ETAS、DPLSLab、CoMIRA、Riscure等行业合作伙伴共同举办 [2] - 会议时间为2025年7月9日8:30-17:30，地点为北京丽亭华苑酒店 [3][4] 上午会议内容 - 重点讨论用于人工智能和其他先进应用的最新接口和安全IP解决方案，包括量子安全加密、信任根、HBM4、GDDR7、PCIe 6.1/7.0、CXL3.1、MIPI等 [6] - 会议议程涵盖内存选择（HBM、GDDR、LPDDR）、PCIe和CXL在AI时代的关键作用、以太网IP布局、MIPI CSI-2传感器技术等 [9] 下午会议内容 - 深入探讨汽车安全解决方案，包括智慧联网汽车硬件和软件设计的最新趋势和挑战 [7] - 会议内容涵盖生态系统的合作、安全性和功能安全的规定和要求、最新的评估方法等 [7] - 具体议题包括芯片与零部件安全测试、GB44495及OEM网络安全规范、R155合规性方法、FUSA处理器、车规级芯片网络安全评估体系等 [11]

混合键合技术概述 - 混合键合技术成为晶圆代工、存储芯片和半导体设备巨头的重点发展方向，台积电、三星等公司均在其路线图中提及该技术[1] - 随着摩尔定律发展进入后半段，先进封装技术成为推动芯片性能飞跃的关键，而混合键合作为2.5D和3D封装的核心互联技术备受关注[2] - 传统互联技术（引线键合、倒装芯片键合、硅通孔）面临信号传输路径长、工艺复杂、成本高等局限性，混合键合技术可有效解决这些问题[2][3] 混合键合技术原理与优势 - 混合键合通过直接铜对铜连接取代传统凸点或焊球互连，实现超精细间距堆叠和三维集成[4] - 技术优势包括：1）直接互连存储器层和逻辑层，提高传输速度并降低功耗；2）缩短导线长度；3）1平方毫米面积可连接10,000-100,000个通孔；4）减少机械应力，提高可靠性[5] - 支持更高数据传输速度和更低能耗，芯片厚度可减至20µm，实现16hi甚至20hi堆叠[5][12] 混合键合在HBM领域的应用 - HBM5 20hi产品将大规模应用混合键合技术，三大存储厂商（SK海力士、三星、美光）已确定采用[10][12] - 在775µm模块高度限制下，混合键合无间隙结构优于微凸块技术（14.5µm凸块高度），支持24hi堆叠[12] - SK海力士已在HBM2E上测试混合键合并通过可靠性测试，计划在HBM4采用[20] - 三星使用混合键合设备制作16层HBM样品并验证正常运行[22] 主要厂商技术进展 台积电 - 3D封装SoIC采用混合键合技术，SoIC-X用于AMD CPU 3D V缓存和Instinct MI300系列AI产品[14] - 混合键合使芯片接点密度提升15倍，互联能效超过三倍，间距可低于10µm[14] - 计划2025年推出SoIC-P技术（25µm间距），2027年实现16µm间距的N2/N3芯片堆叠[15] 英特尔 - 2020年发布混合键合技术，3D Foveros立体封装中凸点间距从50µm缩小到10µm[17][19] - 每平方毫米凸点数量从400个增至1万个，提升25倍[19] 存储厂商 - 三星研发4F Square DRAM，芯片表面积减少30%，计划在16层及以上HBM采用混合键合[22] - 美光正在研究HBM4中应用混合键合技术[22] 市场前景 - 全球混合键合技术市场预计从2023年1.2349亿美元增长至2030年6.1842亿美元，CAGR 24.7%[22] - 亚太地区市场预计从2023年8140万美元增长至2030年4.2472亿美元，CAGR 26.05%[22]

半导体行业发展趋势 - 数据传输速度和安全性成为半导体行业关键挑战 随着人工智能 联网车辆 5G和物联网的爆发式增长 市场对高性能计算和低功耗芯片的需求激增 [1] - 内存带宽与数据处理安全性的瓶颈日益凸显 接口IP和安全IP技术成为行业突破的核心驱动力 直接决定芯片效能 兼容性及抗攻击能力 [1] Rambus公司技术优势 - Rambus是高速接口技术领域的先驱 重新定义内存与系统间的数据传输标准 其DDR内存接口 HBM3/4和PCIe 5/6等解决方案显著提升数据中心 边缘计算等场景的性能上限 [1] - 公司拥有丰富的安全IP解决方案 包括信任根技术 安全协议引擎 内联密码引擎 后量子密码算法加速器核等 构建了强大的产品组合 [1] 技术研讨会核心内容 - 上午会议聚焦人工智能领域 讨论最新接口和安全IP解决方案 包括量子安全加密 信任根 HBM4 GDDR7 PCIe 6.1/7.0 CXL3.1 MIPI等技术 [6] - 下午会议深入探讨汽车安全解决方案 涵盖智慧联网汽车硬件和软件设计的最新趋势 生态系统合作 安全性和功能安全规定 评估方法等 [7] 人工智能技术分会场议程 - 选择合适的内存(HBM GDDR LPDDR)用于训练和推理 [9] - PCIe和CXL成为AI时代关键互连技术 [9] - 以太网IP在Scale Out Up的前沿布局 [9] - MIPI CSI-2先进传感器技术助力自动驾驶 [9] - AI时代的安全挑战 [9] 智能汽车安全分会场议程 - 芯片与零部件安全测试与整车信息安全合规协同 [11] - 本土芯片满足GB44495及OEM网络安全规范 [11] - 安全实验室对R155合规性的方法以及PQC更新 [11] - FUSA处理器驱动汽车革命新浪潮 [11] - 车规级芯片网络安全评估体系 [11] - 互联汽车安全IP解决方案 [11]

公众号记得加星标⭐️，第一时间看推送不会错过。 来源：内容 编译自西门子 。 3D IC 技术是指将多个硅片或晶圆以垂直堆叠的方式集成，从而形成一个可作为单个器件运行的三维 结构。与传统的二维集成电路（将元件分布在平面上）不同，3D IC 利用垂直方向的空间来堆叠和互 连多层有源电子元件。这种先进的方法显著缩短了元件之间的物理距离，从而提高了性能，降低了功 耗，并缩小了尺寸。 3D IC 的基本架构依赖于几项关键技术创新： 3D集成的演变 半导体行业迈向 3D 集成的进程反映了追求更高性能和更强大功能的自然进程。传统的 2D 集成虽然 已经成功了几十年，但随着对更复杂、更强大的电子系统的需求不断增长，开始显露出局限性。这导 致了中间解决方案的发展，例如 2.5D 集成，即将多个芯片并排放置在中介层上。 先进的基板集成工具 促成了这一发展，支持日益复杂的集成方法。从二维到三维集成的转变标志着 制造工艺、材料科学和设计方法的显著改进。 这一演变过程中的关键里程碑包括： 市场格局和行业趋势 全球 3D IC 市场正经历前所未有的增长，这得益于多个领域日益增长的需求。持续的技术进步以及 各种应用对更复杂电子系统的需求 ...

行业背景与公司定位 - 半导体行业面临数据传输速度和安全性挑战 人工智能 联网车辆 5G和物联网的爆发式增长推动高性能计算和低功耗芯片需求激增 内存带宽与数据处理安全性成为瓶颈 [1] - 接口IP和安全IP技术是行业突破的核心驱动力 直接影响芯片效能 兼容性及抗攻击能力 [1] - Rambus是接口IP和安全IP领域的先驱 成立于1990年 其高速接口技术重新定义内存与系统间数据传输标准 [1] 公司技术与产品优势 - Rambus的DDR内存接口 HBM3/4和PCIe 5/6解决方案显著提升数据中心 边缘计算等场景的性能上限 [1] - 安全IP解决方案包括信任根技术 安全协议引擎 内联密码引擎 后量子密码算法加速器核等 应对复杂网络安全威胁 [1] - 丰富的安全和接口IP解决方案构建强大产品组合 [1] 技术研讨会核心内容 - 会议聚焦AI和汽车两大方向 展示最新接口和安全IP解决方案 包括量子安全加密 信任根 HBM4 GDDR7 PCIe 6.1/7.0 CXL3.1 MIPI等技术 [6] - 上午议程涵盖AI和下一代应用的硅IP 包括内存选择(HBM GDDR LPDDR) PCIe和CXL互连技术 以太网IP布局 MIPI CSI-2传感器技术等 [8][9] - 下午议程深入汽车安全解决方案 探讨智慧联网汽车硬件软件设计趋势 生态系统合作 安全规范 评估方法等 [7][10][11] 会议具体议程 - 上午会议8:30-12:30 包含6场技术演讲 主题涵盖AI训练推理内存选择 PCIe/CXL互连技术 以太网IP布局 自动驾驶传感器技术等 [9] - 下午会议13:30-17:30 包含6场汽车安全专题演讲 内容涉及芯片安全测试 网络安全规范 合规性方法 车规级芯片评估体系等 [11] - 会议提供茶歇和午餐 需提前注册 [4][11] 行业合作伙伴 - 会议汇集多家行业合作伙伴 包括M31 晶心科技 Brightsight ETAS DPLSLab CoMIRA Riscure等机构的技术专家 [2][11]