GPU市场整体表现 - 2025年第二季度全球PC图形AIB市场规模达1160万台 环比增长近30% [2] - 附加板出货量环比增长27% GPU出货量高于10年平均水平5.2% [2][7] - 数据中心GPU出货量环比增长4.7% [2] 厂商竞争格局 - Nvidia在独立GPU市场份额达94% 环比增长2个百分点 [2][4] - AMD市场份额降至6% 环比下降2个百分点 [4] - Steam调查显示Nvidia占据近75%显卡市场份额 [7] 产品结构与价格趋势 - 中端和入门级显卡价格下降 高端AIB价格上涨且多数零售渠道缺货 [7][9] - 8月表现最佳13款GPU中有7款来自Nvidia Blackwell RTX 5000系列 [7] - 台式机AIB配售率环比增长2.3%达154% 即每售出1台CPU对应1.54块GPU [7][11] 供应链与外部因素 - 关税政策导致供应链每周重新配置 买家因预期涨价提前采购 [7][9][11] - 供应链动荡使PC供应商规划困难 消费者困惑可能引发市场回调 [9] - 英特尔于2024年12月推出新GPU Nvidia和AMD新品在2025年Q1发布 [10] 未来市场展望 - 预计2024-2028年AIB市场复合年增长率为-5.4% 期末安装基数达1.63亿台 [9][11] - RTX 5000系列将于2025年初发布 Super版本可能提前至2024年底 [10] - AMD UDNA显卡预计2026年末或2027年初发布 [10]

High NA EUV光刻技术发展现状 - ASML确认High NA EUV为未来重点 二季度财报显示一台设备收入确认导致毛利率拉低 但整体毛利率仍达53.7% [2] - 英特尔使用High NA EUV设备在一个季度内曝光超过3万片晶圆 使特定工艺步骤从40个减少到10个以下 三星同期层周期时间缩短60% 技术成熟速度远超早期低数值孔径EUV设备 [2] 三星对High NA EUV的布局 - 三星为提升2nm GAA制程良率采购High NA EUV光刻机 目前Exynos 2600芯片测试良率达30% 距离量产所需70%良率仍有差距 [4] - 三星计划在2027年实现1.4nm节点量产 正评估在该工艺中使用High NA EUV的可能性 [5] - ASML年产能仅5-6台High NA EUV设备 且受政府出口管制限制 三星采购数量受限 [5] SK海力士率先引入High NA EUV - SK海力士在M16晶圆厂组装业界首台Twinscan NXE:5200B高数值孔径EUV系统 用于DRAM原型开发及未来量产 [8] - 该设备可简化EUV工艺 加速下一代存储器开发 提升产品性能和成本竞争力 [9] - SK海力士计划在2030年代将DRAM生产过渡到High NA EUV技术 目前主要用于加速原型设计而非直接生产 [10] 台积电与美光的技术路线 - 台积电明确A16（1.6nm）和A14（1.4nm）工艺无需使用High NA EUV设备 技术团队通过创新将低数值孔径EUV分辨率提升至接近High NA水平（13.5nm vs 8nm） [12][13] - 台积电预计2027-2028年才可能引入High NA EUV 重点考量投资回报率而非技术先进性 [13] - 美光2025年才首次将EUV引入DRAM生产 High NA EUV采用时间未定 [14] 其他厂商动态与技术趋势 - 日本Rapidus计划2027年起在2nm工艺中使用最多10台EUV光刻机（型号NXE:3800E） 未来可能采购High NA EUV [14] - 行业出现技术路径分歧：新型晶体管架构（如GAAFET和CFET）通过垂直堆叠减少对光刻依赖 转向更注重蚀刻技术 [16][17] - High NA EUV设备单价高达4亿美元 成本高昂导致厂商采购犹豫 [16]

行业融合趋势 - 光学与半导体行业在创新前沿日益重叠，融合由共同的技术挑战和制造技术相互融合驱动[2] - 半导体制造的工艺标准化、材料创新和纳米级精度能力正被应用于光学制造领域，开发从太空望远镜透镜到光子集成电路的解决方案[2] - 自适应光学和元光学重新定义光束控制和波前整形，在紧凑外形尺寸内实现光的动态控制[2] - 半导体与精密光学界限模糊体现在材料和技术上，例如碳化硅因其热稳定性和机械稳定性被探索用于高性能光学器件[3] - 制造技术如亚波长光刻、原子层沉积和超快激光加工的突破直接推动精密光学和光子学发展[3] - 光刻技术已成为创建亚波长光学结构的基础技术，统计过程控制等半导体学科也为光学制造带来实用性[3] - 光学和半导体在设计、制造和精炼方式上正进行深层次的重新整合，共同挑战催生共同解决方案[4][5] 精密抛光技术 - 实现先进光学元件所需的表面质量是制造中最苛刻步骤之一，需要高度可控环境、先进计量技术和精密抛光技术[7] - 磁流变抛光、离子束加工和计算机控制抛光等技术在生产中日益成为标准，不同材料需定制抛光工艺[7] - 缺陷控制至关重要，抛光残留物如氧化铈颗粒可能嵌入表面，在高功率激光照射下导致光学元件故障[7] - 自由曲面和非球面等复杂几何形状对传统抛光方法构成挑战，因非旋转对称轮廓和更严格公差[8] - 中空间频率误差（空间波长0.12至5毫米的表面不规则性）是持久挑战，可通过伪随机刀具路径和专用平滑步骤控制[9][10] 镀膜与计量技术 - 原子层沉积已成为光学行业标准，能够以纳米级精度沉积保形、无针孔薄膜，用于高性能抗反射镀膜等[11] - 这些镀膜具有出色均匀性、环境耐久性和极低光学损耗，是高功率激光光学元件和集成光子电路的关键[11] - 精密计量技术从半导体行业引入光学，包括干涉测量法、白光轮廓测量法等，提供纳米到亚纳米分辨率[12] - 随着光学元件尺寸缩小和复杂度提升，对高通量、非接触式自动化计量解决方案的需求激增[14] 实际应用案例 - 半导体级计量、原子级涂层和精密光学的融合正在改变增强现实/混合现实技术，对超紧凑、高性能光学系统的需求与半导体创新直接交织[15] - Meta的Orion眼镜是融合显著例子，将Micro-LED投影仪集成到定制碳化硅光学元件中，实现超轻巧外形下的卓越微型化和光学清晰度[15] - Orion原型证明亚毫米级组件对准、先进涂层和晶圆级公差已成为面向消费者设备性能的基础[16] 跨学科协作与创新 - 微电子与精密光学界限消融也体现在材料和耗材层面，半导体耗材进步为精密光学创造直接价值[18] - 杜邦IC1000抛光垫可实现一致平面化并将缺陷率降至最低，其优良特性可应用于光学超精密抛光[18] - 精密光学元件在光刻技术中发挥关键作用，推动电子元件持续微型化，高性能光学系统对聚焦深紫外和极紫外光至关重要[18] - 材料、涂层和计量创新使芯片制造商能突破摩尔定律界限，精密光学成为未来电子制造基础技术[19] - 氧化铈等磨料正进行再设计以适应光学级应用，这些应用对表面完整性和清洁度要求极高[19] 持续挑战与材料解决方案 - 最终抛光操作中使用的聚氨酯抛光垫具有随机孔隙结构，但不一致孔隙结构限制了表面质量和部件间一致性性能[21] - 有厂商推出聚氨酯材料解决方案，可生成传统花瓣抛光垫无法实现的复杂3D形状，尤其适用于大半径操作[21] - 氧化铈基抛光浆料粒径通常约1微米，可为许多应用提供卓越表面质量，但随着技术进步需持续改进工艺解决方案[22]

行业背景 - 台湾半导体产业碳化硅产业链因英伟达对GPU性能需求而快速升温 [3] - 全球碳化硅龙头Wolfspeed于今年5月宣布破产 但同期台湾企业如环球晶宣布加码碳化硅新产品开发 [3] 技术变革驱动因素 - 英伟达新一代Rubin处理器为提升效能 计划将硅中介层材料替换为碳化硅 [3] - 高阶芯片功耗计划达1000伏特 远超特斯拉快充的350伏特电压 [4] - 碳化硅导热系数优于铜 能有效缓解大电流产生的高热问题 [4] - NVLink技术特性要求GPU与记忆体距离更近 碳化硅中介层可实现更高传输速度与功率 [4] 技术挑战与机遇 - 碳化硅硬度与钻石相当 切割技术不佳会导致表面波浪状 影响先进封装应用 [4] - 需使用绝缘单晶碳化硅制造中介层 且尺寸需与现有硅晶圆一致 [4] - 中国碳化硅制造商多限于6吋和8吋晶圆 台湾厂商投资更大尺寸产线形成差异化优势 [4] 产业链动态 - 台积电邀集各国厂商共同研发碳化硅中介层制造技术 [5] - 日本DISCO等切割设备商正在研发新一代雷射切割机台 [5] - 英伟达Rubin GPU第一代仍采用硅中介层 待新设备到位后碳化硅中介层制造将更顺利 [5] - 碳化硅中介层技术预计最晚后年（2026年）进入先进封装领域 [5] 应用场景 - 该技术目前仅应用于最尖端AI芯片 [5] - 碳化硅中介层在CoWoS封装中承担"楼板"功能 承载GPU并连接高性能记忆体 [3]

Chiplet技术概述 - Chiplet是一种通过将SoC功能拆分成更小芯片并集成到单个系统级封装(SIP)中来满足计算能力和I/O带宽需求的方法 总硅片尺寸可能超过单个SoC的光罩尺寸[1] - SIP不仅包含传统封装基板 还可能包含允许更高布线密度的中间中介层 从而提升功能性和集成度[1] 系统分区设计 - 设计团队需考虑功能块划分方案 常见高阶细分包括将计算芯片、IO芯片和存储功能划分到不同芯片组中[2] - 需要根据工艺节点选择和芯片组划分 权衡延迟、带宽和功耗等关键参数[2] 工艺节点选择策略 - AI加速器中的计算芯片适合最新工艺节点以优化性能 但缓存实现可能不理想 SRAM在成本较低节点实现更高效[3] - 3D实现是可行方案 例如AMD Ryzen7000X3D处理器采用第二代3D V-Cache 集成3D堆叠计算和SRAM内存 带宽高达2.5TB/s[3] - 模拟功能或IO接口功能对延迟容忍度更高 适合在单独芯片组中通过UCIe接口连接 主芯片组可采用较旧节点以节省成本[3] 芯片间连接标准 - UCIe已成为芯片间die-to-die连接的实际标准 设计人员需根据工作负载确定带宽需求 包括主频带数据和侧信道数据[4] - 配置选择包括数据速率范围(16G到64G) 通道数量 以及有机基板(UCIe标准)或先进封装(UCIe先进)的选用[4] - PHY布局可选择单行排列在芯片边缘或双层堆叠成列 后者滩涂减半但PHY区域深度减小[4] 接口与数据传输 - 大多数UCIe应用使用流式传输接口 需设计从UCIe到接口IP的桥接器 可选方案包括AXI、ARM CXS或PXS等标准[5] - 需考虑数据打包效率 时钟交叉功能 以及选择直接点对点传输或通过中间片上网络(NOC)实现灵活连接[5] 先进封装技术 - 2.5D架构包含中介层或带硅桥的中介层 有机基板成本更低且设计进度更快[6] - 中介层选择包括成熟硅中介层(尺寸受限且成本随尺寸增大) 有机基板RDL中介层(降低成本且尺寸更大) 或带硅桥的RDL中介层[6] - 凸块间距存在差异：基板典型值110-150微米 中介层微凸块间距25-55微米 3D堆叠会使差异更大[7] 测试与验证挑战 - 测试规划需包括晶圆探针访问以提供已知良好芯片(KGD) 使用IEEE 1838协议和多芯片测试服务器访问内部芯片[9] - 系统级仿真、模拟和原型设计对确保功能和性能至关重要 需涵盖芯片、软件和系统组件的协同设计[10][14] 安全设计考量 - 多芯片设计需提供认证功能验证每个芯片组 根据应用需求建立信任根处理敏感数据和密钥传递[10] - 需保护跨接口数据传输 包括PCIe/CXL完整性和数据加密(IDE)、DDR/LPDDR内联内存加密(IME)以及以太网MACsec功能[10] - 可支持ARM机密计算架构(CCA) 并实施安全启动流程防止硬件和固件级别篡改[10]

硅光子技术驱动因素与市场前景 - 传统处理器架构面临物理限制 硅光子技术对满足数据中心AI和机器学习需求至关重要[2] - 高速通信支持更快计算 带宽需求增长推动硅光子学和薄膜铌酸锂发展以提升网络数据容量[2] - 光子集成电路提供多功能平台 SOI和LNOI适用于数据中心高容量可扩展应用 中国企业成为新领导者[2] 技术平台竞争格局 - 单通道速率提升实现3.2Tbps及以上单端口以太网速度 减少激光器数量并降低资本支出[8] - LNOI和InP成为未来高速链路直接解决方案 材料特性带来固有优势[8] - SOI/LNOI/InP平台展开激烈竞争 各具独特优势与挑战 影响光通信格局[8] CPO技术发展与市场预测 - AI爆炸式增长推动CPO采用 需要高带宽/低延迟/高能效连接数百万GPU[12] - CPO在横向扩展网络实现长距离高带宽连接 纵向扩展网络取代铜缆提供更好GPU互连[12] - NVIDIA发布硅光子交换机 采用CPO实现1.6Tbps端口连接 克服NVLink限制[13] - CPO市场规模从2024年4600万美元增长至2030年81亿美元 复合年增长率137%[13] 产业链生态与参与者 - 产业格局围绕多元化参与者形成 包括垂直整合企业/初创公司/研究机构/晶圆代工厂/设备供应商[5] - 中国取得显著进步 在政府支持下缩小与西方差距 成为高速光通信主要参与者[5] - CPO供应链涵盖半导体代工厂/光子制造商/封装供应商/光纤专家 关键参与者包括Nvidia/台积电/博通/相干公司[16] 技术实现与封装方案 - CPO将光收发器与交换机ASIC或处理器集成 用于高带宽低功耗互连[16] - 横向扩展网络使用经济高效基板 纵向扩展需要高性能材料[17] - 光子封装采用2.5D或3D方法 2.5D提供高密度互连 3D减少占用空间和功耗[20] - 带宽密度(Tbps/mm)是关键指标 光子中介层可提高堆叠芯片集成密度[20]

公众号记得加星标⭐️，第一时间看推送不会错过。 人工智能革命催生了对训练前沿模型的处理能力的巨大需求，而英伟达正用其高端 GPU 来满足这一 需 求 。 然 而 ， 2025 年 人 工 智 能 突 然 转 向 推 理 和 代 理 人 工 智 能 ， 暴 露 出 内 存 管 道 方 面 的 缺 口 ， d- Matrix 希望通过其创新的 3D 堆叠数字内存计算 (3DIMC) 架构来解决这个问题，该架构已于上周在 Hot Chips 大会上进行了展示。 该公司由首席执行官 Sid Sheth 和首席技术官 Sudeep Bhoja 于 2019 年创立，两人均曾担任高速互 连开发商 Inphi Corp 的高管，该公司于 2020 年被 Marvell 以 100 亿美元收购。其目标是开发内存 计 算 芯 片 级 技 术 ， 为 AI 推 理 带 来 比 传 统 DRAM 带 宽 更 大 的 内 存 ， 且 成 本 远 低 于 高 带 宽 内 存 (HBM)。 Sheth 在领英上发帖称："我们相信，AI 推理的未来不仅取决于对计算的重新思考，也取决于对内存 本身的重新思考。我们正在为新的内存计算范式 (3 ...

背面供电技术概述 - 背面供电（BSPDN）被视为延续摩尔定律的重要突破 能改善散热、降低IR压降并提升芯片密度 [4] - 传统芯片设计中电源线与讯号线均集中在晶圆正面 但先进制程进入2纳米及埃米级后问题凸显 背面供电必要性提升 [4] - 背面供电通过将供电网络（PDN）移至晶圆背面 利用矽穿孔（TSV/nTSV）或埋入式电源轨（BPR）直接供电至电晶体 [5] 技术优势与必要性 - 减少IR压降：供电更直接且损耗更低 对高速AI运算与伺服器应用的稳定供电至关重要 [6] - 解决散热瓶颈：电路层数增加导致热量难导出 背面供电可重新规划供电路径分担热源 [7][15] - 提升设计密度：释放更多逻辑电路空间 推动埃米级制程发展 [7][15] - 分离电源与讯号：减少干扰并提升效能 [8] 国际厂商技术布局 - 比利时研究机构imec为技术领跑者：2022年联合Arm发表BPR+nTSV架构 成为台积电、英特尔、三星的技术参考 [11] - 英特尔18A制程率先导入：2024年发表并计划2025年下半年量产 采用nTSV直接供电至前端 实现供电与讯号完全分离 [11] - 三星SF2Z制程规划：2024年6月公布采用背面供电技术 预计2027年量产 [12] - 台积电SPR架构进军市场：利用BPR+TSV导电至电晶体 预计导入2纳米及后续埃米级制程 [13] 行业竞争与战略意义 - 背面供电成为埃米级制程竞争核心：技术成熟与商业化进度将决定未来十年半导体产业话语权 [13] - 三大技术方案并存：包括imec的BPR、英特尔的PowerVia及台积电的Super Power Rail [10] - 设计技术协同优化（DTCO）应用：代工厂通过DTCO有效安排互连 有望提前实现系统级晶圆 [10]

美国撤销台积电南京厂设备运输授权 - 美国撤销台积电南京厂"验证后最终用途（VＥＵ）"授权 供应商需主动寻求美国核准才能出货受管制货品 包括先进制造设备 备用零件和生产所需化学物 [2] - 授权将于2023年12月31日撤销 台积电正在评估情况并采取应对措施 包含与美国政府沟通以致力南京厂营运不受影响 [2] 市场反应与行业影响 - 消息导致台积电ＡＤＲ在美股早盘下跌约1.6% 费城半导体指数重摔逾2% 那斯达克综合指数跌1.6% [2] - 美国此前已取消SK海力士 三星等韩国记忆体大厂大陆厂区取得美国设备豁免 此次举措再度封杀大陆半导体发展 [2] - 华府举措危及半导体产业重要公司的大陆业务 这些公司来自台湾 韩国两大芯片制造重镇 [3] 台积电大陆厂区业务详情 - 台积电在大陆拥有松江八吋厂和南京厂 松江厂生产0.13微米等成熟制程 月产能10-11万片 主要生产高压 嵌入式记忆体 微控制器等特殊制程产品 不受豁免到期影响 [3] - 南京厂最初切入16-12纳米制程 后因美国管制改为扩充28纳米制程产能 董事会通过近800亿元新台币投资 使16/12纳米月产能2万片 28/22纳米月产能4万片 主要生产车用芯片等特殊制程 [3] - 台积电大陆厂2022年创造260亿元新台币获利 虽占比相对不高 仍是重要获利来源之一 [3] 美国管制政策背景与影响 - 美国广泛限制大陆取得可用于制造先进芯片的美国材料和设备 旨在限制大陆的ＡＩ实力 [4][5] - 拜登任内曾给予三星 SK海力士和台积电无限期豁免 只要遵守安全要求并披露特定信息就能继续向中国工厂送货 [5] - 从全面许可转为单独审批会产生不确定性 美国官员正研拟减轻繁文缛节的解方 因已积压大量许可证申请案件 [5] 地缘政治与供应链影响 - 当前状况凸显华府对电子元件供应链的影响力 即使相关工厂由三家非美国企业在海外营运 美方依然能施加限制 [4]

6G芯片技术突破 - 中国研究人员发布全球首款全频6G芯片 提供超过100 Gbps移动互联网速度[2] - 芯片由北京大学和香港城市大学科学家团队开发 工作频率范围0.5 GHz至115 GHz[2][4] - 尺寸仅11毫米×1.7毫米 单片集成替代传统九个独立无线电系统[4] 技术创新特点 - 采用薄膜铌酸锂材料实现所有重要部件微型集成 传统系统需多个独立组件[4] - 创新信号生成方法：宽带电光调制器转换无线信号为光信号 光电振荡器产生射频信号[5] - 在180微秒内实现6 GHz频率调谐 比现有技术快得多[5] 性能表现 - 实现跨九个连续频段全链路无线通信 通道速率达100 Gbps[8] - 相位噪声在10 kHz频率偏移处保持-85 dBc/Hz一致性[25] - 频率稳定性达0.5 ppm 比其他平台好近10倍[26] 应用场景 - 支持智慧城市、扩展现实和远程手术等数据密集型服务[8] - 具备实时频谱可重构性 支持动态频谱管理和干扰规避[33][37] - 为下一代智能无线电网络提供自适应解决方案[15] 发展时间表 - 技术仍处早期发展阶段 商用6G网络预计2030年左右推出[5] - 需构建基础设施并开发兼容设备[5] - 通过异质集成技术可进一步提高集成度和性能[41]