文章核心观点 半导体先进封装技术正从2D向3D集成和大尺寸基板演进，材料的作用已从结构支撑转变为决定器件性能与可靠性的关键因素[1] 行业面临新型材料缺乏长期可靠性数据、工艺窗口狭窄、多材料界面相互作用复杂等挑战[1][2] 为应对挑战，行业正转向系统级的材料-工艺协同优化策略，将材料选择、工艺控制和界面工程视为统一整体进行设计，以提升封装良率、性能和长期可靠性[12][15] 半导体先进封装材料的角色转变与核心挑战 - 材料角色发生根本性转变：从提供结构支撑和电绝缘，转变为限制器件性能的关键因素[1] - 现代封装包含更多新型材料：包括聚合物、粘合剂、先进介电材料、导热材料和复合材料层压板[1] - 核心挑战在于材料新颖性：许多新材料缺乏足够的长期可靠性数据，某些失效模式仅在现场循环或板级组装后才会显现[1][2] 新型材料需求与可靠性风险 - 3D架构与高频AI应用驱动新材料需求：需要具有特定介电常数/损耗角正切值（Dk/Df）的介电材料，以及应对千瓦级功率密度的新型导热界面材料和冷却方案[1] - 材料种类增加带来不确定性：新材料与基材、再分布层等的相互作用可能产生前所未见的、难以建模的失效特征[2] - 失效模式具有延迟性：包括粘合力丧失、聚合物固化后松弛、吸湿溶胀或材料迁移等，可能在长期使用、热循环或下游工艺后出现[2] - 材料需具备精确调控特性：现代系统要求材料具备精确的介电性能、可控的流动固化特性及可预测的热机械应力行为[2] 界面、薄膜与工艺控制的关键性 - 界面问题成本高昂：在流程后期发现界面问题会造成巨大损失，需在早期将材料作为系统进行协同设计[3] - 超薄膜对工艺高度敏感：表面粗糙度、残留污染物和图案形貌会影响成核、生长模式和应力，使材料性能超出安全范围[4] - 初始表面条件至关重要：表面的清洁度和轮廓决定了薄膜的沉积方式，腔室温度和初始表面影响堆叠结构的最初几个埃，进而影响粘附机制和薄膜应力[4] - 需在亚纳米尺度进行控制：通过精确控制成分和厚度来拓宽工艺宽容度，稳定界面并减少后续步骤偏差[4] - 沉积工艺引入薄膜应力：沉积材料时会引入薄膜应力导致衬底翘曲，需通过调整工艺参数或采用应力补偿策略来最小化影响[6] 大尺寸面板带来的机械与热管理挑战 - 面板尺度放大机械效应：大尺寸基板会放大残余应力、应变状态差异和局部图案密度的影响，机械稳定性成为动态目标[5] - 热机械耦合问题突出：高功率密度导致热响应与机械响应耦合，热点会局部软化聚合物，加速蠕变或应力松弛[7] - 散热成为集成密度限制因素：高密度集成的绝缘材料阻碍热流，加剧热梯度，影响长期机械稳定性[7] - 功率密度目标推动材料创新：行业目标散热功率达3000瓦，需要高功率散热材料以及能控制翘曲的高热膨胀系数、低固化时间材料[9] 导热界面材料（TIM）的核心作用与优化 - TIM是热管理关键：界面热阻取决于润湿性、空隙倾向和键合层厚度，同时TIM也影响应力分布[9] - 空隙最小化至关重要：TIM中的空隙会显著阻碍导热，导致热点，降低器件可靠性[9] - 需与功耗图匹配：TIM的选择需基于器件的实际功耗图，以实现最佳热管理[11] - 低介电常数材料的两难：从电学角度需要低介电常数以降低耦合，但从热学角度，许多低介电常数材料导热性差，会加剧温度梯度[9] - 需控制系统变量：需将TIM配方、金属化、盖板设计和组装方式与器件实际功率分布图匹配，形成降低热阻、稳定温度的良性循环[10][11] 行业应对策略：材料-工艺协同优化 - 转向系统级方法：将材料、工艺和工具视为统一系统进行协同优化，拓宽安全工艺窗口[12][15] - 依赖原子层沉积（ALD）等先进技术：ALD技术能实现极高的均匀性和一致性，对于环绕栅极等先进技术至关重要[13] - 加强界面工程：在紧凑几何结构下，导体选择也成为界面问题，去除不必要的衬垫和阻挡层可以降低电阻和焦耳热，减轻热机械应力[14] - 利用建模与仿真：通过虚拟方式探索沉积过程在复杂3D几何形状中的情况，在特征尺度模拟应力影响，精度需达到纳米甚至埃级[4][12] - 形成数据闭环：利用数据及早控制变异性，使材料可靠性成为可控参数，而非验证后期才发现的问题[14][15]

该公司的 Fabric 架构使 Electron E1 能够在执行通用代码的同时最大限度地降低能耗。Lucia 表 示，与 Arm Cortex-M33 和 Cortex-M85 等传统处理器相比，其能效可提升 100 倍。 公众号记得加星标⭐️，第一时间看推送不会错过。 一家初创公司开发出一种据称是传统冯·诺依曼架构的真正替代方案，能够提供比传统低功耗处理器 更高的能源效率。 Efficient Computer 的 Electron E1 是一款通用处理器，旨在直接在设备上运行高级信号处理和 AI 推理。该处理器采用 Efficient Fabric，这是一种由该公司开发的专有空间数据流架构，可减少传统 冯·诺依曼系统中因在内存和计算核心之间移动数据而产生的过高能耗。 Efficient公司首席执行官布兰登·卢西亚在接受采访时表示，此前尝试偏离冯·诺依曼方法的努力从未 真正实现。"曾经出现过一些昙花一现的替代方案，但都很快消失了。" 他 指 出 ， Efficient 发 现 许 多 替 代 方 案 的 局 限 性 之 一 是 它 们 放 弃 了 计 算 的 通 用 性 。 " 这 一 点 至 关 重 要 ...

林发成还强调，台积电的大部分研发人员仍留在中国台湾，并指出公司的研发布局符合政府要求。实 际上，这种工程师和科学家的集中部署确保了未来的工艺开发能够扎根于台湾本土，即便公司在海外 建设产能和研发中心。林先生还强调，半导体行业所有合格人员均受监管，这不仅保护了知识产权和 硬件，也保护了人力资本。 公众号记得加星标⭐️，第一时间看推送不会错过。 据消息报道，中国台湾担心台积电进军美国市场会削弱台湾在半导体领域的领先地位，正在考虑制定 新的出口规则，只允许这家全球最大的晶圆代工厂出口比其最先进生产节点落后两代的技术。如果这 项规则得以实施，可能会减缓台积电在美国的扩张步伐，因为该公司目前主要依靠在美国积极建设先 进的晶圆厂。 这项新出口政策的核心是政府的"N-2规则"，该规则仅允许将落后中国台湾领先技术两代的工艺技术 出口海外。此前，中国台湾坚持"N-1规则"，允许台积电出口所有落后台湾领先制造工艺至少一代的 技术。新规则更为严格；根据对"代"的计算方式，这意味着台积电可能只能出口落后其最先进技术两 到四年的工艺节点。 根据中国台湾科技委员会成员林发成的说法，按照这种方法，如果台积电在台湾开发出 1.2nm 或 1 ...

文章核心观点 - 全球算力市场长期由英伟达GPU垄断的格局正在松动，非GPU芯片势力崛起已势不可挡 [1][2][6] - 全球算力产业正朝着打破单一架构、不同技术路径百花齐放的局面发展，GPU与非GPU路线将并行发展 [9][10][11] - 非GPU路线在成本、能效比、场景适配性上更契合当下AI主流应用场景，尤其在推理领域增长潜力强劲，中国市场渗透率领先全球 [15][16][21] - 在非GPU技术路线中，可重构计算路线因能兼顾灵活性与高能效比，发展势头迅猛，有望实现对国际主流芯片的弯道超车 [24][32][33] 全球算力产业格局变革 - 近期海内外算力产业密集事件频发，共同指向英伟达GPU垄断格局松动 [2] - 海外方面，谷歌TPU获得Anthropic价值约1486亿元人民币的订单，英特尔计划以约112.9亿元人民币收购SambaNova，Groq两年融资超213亿元人民币 [2][3][5] - 国内方面，沐曦股份科创板上市首日午盘大涨687.79%，总市值达3298.82亿元；清微智能获得超20亿元融资；国内AI芯片创企密集披露并购、上市计划 [1][2] - 2025年上半年，中国非GPU服务器市场占比已达30%，预计到2028年将接近50% [16] - 驱动变革的核心维度包括：需求端推理场景算力需求增加及行业需求多元化；技术端需突破传统架构瓶颈；生态层面需打破单一架构垄断 [8][9] 非GPU技术路线分析 - **ASIC路线**：代表企业包括谷歌、亚马逊云科技、寒武纪、昆仑芯 [5][30] - 核心优势在于性能、功耗及支持深度定制，例如寒武纪思元370算力达256TOPS，是前代产品2倍；昆仑芯R200性能可达主流GPU的1.5倍 [30] - 不足在于研发周期长、成本高，且硬件一旦固化难以适应算法快速迭代 [31] - **可重构计算路线**：代表企业包括清微智能、SambaNova、Groq [5][32] - 核心优势在于硬件架构可随算法需求动态适配，兼顾灵活性与高能效比 [36] - 相比行业同类型产品，可实现成本整体降低50%、能效比提升3倍 [32] - 清微智能可重构芯片累计出货量已超3000万颗，2025年算力卡订单累计超3万张，在全国十余座千卡规模智算中心落地 [32] - 其自研TSM-LINK算力网格技术支持多芯片点对点直连，能规避传统交换机的带宽瓶颈与延迟问题 [33] 技术路线对比与发展趋势 - **GPU路线**：优势在于通用性强、生态成熟，在通用大模型训练、图形渲染等场景地位稳固，但面临功耗高、成本高、算力利用率较低及“内存墙”限制等挑战 [11][36][39] - **非GPU路线**：优势在于能效比高、全生命周期成本低、场景适配性强，更契合AI推理、边缘计算等主流应用场景，但生态成熟度与软件工具链尚不及GPU [21][22][39] - 两条路线并非简单替代关系，而是各有优劣，将并行发展 [11][23] - 全球算力产业重心正从唯硬件性能论，转向软件、模型、场景适配的全栈协同布局，以实现算力效能最大化 [12] - 中国厂商在非GPU赛道竞争力提升，话语权正在增强 [13] 国内头部芯片企业布局 - 北京AI核心产业规模已达近3500亿元，占全国近一半，其芯片代表企业昆仑芯、寒武纪、摩尔线程、清微智能的发展是产业缩影 [25] - 四家企业中，摩尔线程为GPU阵营，寒武纪、昆仑芯主攻ASIC路线，清微智能发力可重构计算路线 [29] - 可重构计算路线发展势头更猛，因其解决了GPU低效和ASIC固化的痛点，更契合AI产业向场景细分转型的趋势 [32] - 清微智能下一代芯片有望带来大幅度性能跃升，实现对国际主流前沿AI芯片的弯道超车 [33]

文章核心观点 - 高带宽内存是AI算力发展的关键基础设施，其性能直接决定了AI模型训练和推理的速度与效率[1] - 韩国KAIST大学发布的HBM技术路线图详细规划了从2026年HBM4到2038年HBM8的完整发展蓝图，揭示了未来十年HBM技术的演进方向[1] - HBM通过3D堆叠等核心技术，在带宽、功耗和体积上相比传统内存具有压倒性优势，已成为AI服务器的必需品[7][11][14] HBM技术定义与核心优势 - HBM是一种专为AI设计的“超级内存”，采用“三明治式”3D堆叠技术，将8-24层核心芯片垂直堆叠，通过硅通孔连接，解决了传统内存的“平面布局”缺陷和数据传输瓶颈[7][8] - HBM相比传统DDR5内存具有三大核心优势：带宽极高、功耗更低、体积迷你[11] - **带宽碾压**：HBM3带宽为819GB/s，HBM4将达2TB/s，HBM8更将飙升至64TB/s，是HBM3的78倍，能满足未来万亿参数AGI的需求[12][56] - **功耗减半**：传输1TB数据，HBM3功耗是DDR5的60%，HBM4能降至50%，可为数据中心节省巨额电费[13] - **体积小巧**：HBM直接集成在GPU封装旁，传输距离从厘米级缩短至毫米级，使AI服务器算力密度提升3倍[10][14] HBM技术发展路线图（2026-2038） - **2026年：HBM4——定制化首秀** - 核心创新在于定制化Base Die，可集成内存控制器并直接连接低成本、大容量的LPDDR内存，作为“备用仓库”[9][22] - 带宽从HBM3的819GB/s提升至2TB/s，单模块容量达36-48GB，是HBM3的2倍[22] - 采用直触液冷散热方案以应对75W的高功耗[24] - 主要面向中端AI服务器、高端游戏显卡等场景[26] - **2029年：HBM5——近内存计算崛起** - 核心创新是引入近内存计算，在内存堆叠中集成NMC处理器和L2缓存，使内存具备计算能力，可将LLM推理中GPU的工作量减少40%，速度提升1.5倍[27][28] - 带宽提升至4TB/s，单模块容量80GB，功率100W[27] - 采用浸没式冷却散热，并集成专用去耦电容芯片以稳定供电[28][29] - 主要面向超算中心、大模型训练集群等场景[31] - **2032年：HBM6——多塔架构优化高吞吐量** - 核心创新是“四塔”结构，在一个Base Die上放置两个独立的Core Die堆叠，使吞吐量比HBM5提升126%[36][38] - 带宽达8TB/s，数据速率提升至16Gbps，单模块容量96-120GB，功率120W[35][36] - 采用硅-玻璃混合中介层以降低成本20%，并集成L3缓存专门存储LLM推理中的KV缓存，减少HBM访问次数73%[38][40] - 主要面向LLM推理集群、实时AI翻译等高吞吐量场景[40] - **2035年：HBM7——内存与闪存融合** - 核心创新是整合高带宽闪存，形成“内存+闪存”协同方案，HBM存高频数据，HBF存低频大容量数据，使系统总容量可达17.6TB，成本比全用HBM降低60%[41][42][46] - 带宽提升至24TB/s，数据速率24Gbps，单模块容量160-192GB，功率160W[44][46] - 支持3D堆叠LPDDR以拓展边缘计算场景，并采用嵌入式液冷散热[46][47] - 主要面向多模态AI系统、自动驾驶中央计算单元等场景[48] - **2038年：HBM8——全3D集成终极形态** - 核心创新是全3D集成技术，通过铜-铜直接键合将GPU裸片垂直堆叠在HBM之上，使数据传输延迟突破1纳秒，I/O功耗降低70%[54] - 带宽达到64TB/s，数据速率32Gbps，单模块容量200-240GB，功率180W[36][56] - 采用双面中介层设计，使单GPU搭配的HBM容量再提升50%，并应用双面嵌入式冷却进行精准温控[56][57] - 专为未来AGI原型机设计，标志着计算架构进入“立体共生”时代[52][60] 支撑HBM性能的三大关键技术 - **硅通孔**：在芯片上制造垂直微孔道，让数据直接在堆叠层间穿梭，传输路径缩短90%以上，是实现3D堆叠的基础[59][67] - **混合键合**：采用铜-铜直接键合工艺替代早期的微凸点连接，使连接电阻降至原来的1/10，实现了更高密度（单片10万个连接点）和更可靠的芯片堆叠，支撑HBM8达到16384个I/O[68][70][71] - **AI辅助设计**：利用AI模型大幅提升HBM复杂结构的设计效率，如PDNFormer模型可在1毫秒内完成电源阻抗分析，Mamba-RL算法可在20分钟内优化去耦电容布局，将设计周期从半年缩短至两周[72][74][76][79] HBM产业格局与市场前景 - 全球HBM市场呈现寡头垄断格局，SK海力士、三星、美光三家公司垄断了90%以上的产能，订单已排至2026年[80][81] - SK海力士为行业龙头，HBM3E良率达90%，占据全球55%的HBM3E出货量，其M15X新工厂投产后月产能将从10万片提升至17.8万片[81] - 三星的HBM3E产能已被谷歌、博通、亚马逊等头部客户包圆，并与OpenAI签订了价值713亿美元的四年供应大单[84] - 美光增速最快，其HBM3E已通过英伟达认证，目标是在2026年将市场份额从7%提升至24%[85] - 2025年全球HBM市场规模已达300亿美元，预计2030年将突破980亿美元，占据整个DRAM市场的50%[80] HBM未来发展的主要挑战 - **成本挑战**：HBM3每GB成本约为DDR5的5倍，HBM4因工艺复杂成本预计再增30%，需通过提升良率（目标95%以上）、扩大产能、技术创新（如采用玻璃中介层）来构建降本体系[86] - **散热挑战**：未来HBM8功率可能突破200W，需研发新型高热导率冷却材料、采用芯片级冷却方案（如集成微型散热鳍片）以及智能温控系统来应对[87] - **生态协同挑战**：需要GPU/CPU厂商优化硬件接口，AI框架针对近内存计算特性优化算法，并推动行业制定统一标准，以降低应用门槛并实现性能最大化[87]

文章核心观点 - Q.ANT公司推出了第二代原生光子处理单元，实现了从光加速到全非线性光子处理的技术飞跃，旨在突破传统硅基芯片在人工智能和高性能计算领域的物理与能耗限制 [1][7] - 第二代NPU通过原生非线性光处理能力，显著提升了AI模型的精度与效率，同时大幅降低了能耗和热量产生，为边缘计算和科学计算等场景提供了新的硬件路径 [1][4][6] - 该技术以即插即用的服务器形式交付，兼容现有数据中心基础设施，有望快速部署并支持广泛的AI与HPC算法，展示了光子计算架构超越传统CMOS发展速度的潜力 [1][7] 技术演进与产品迭代 - 第一代NPU证明了光可作为实用的计算介质，专注于利用光进行高精度线性代数运算以提升推理效率 [1][2] - 第二代NPU的核心突破在于增加了重新设计的非线性光学核心，能够以单次光学运算处理类似神经网络激活函数的运算，突破了第一代仅支持线性运算的限制 [1][2] - 技术平台核心仍为薄膜铌酸锂光子芯片，但第二代产品扩展并提升了模拟性能，通过在光子电路内部执行非线性运算，避免了与电子元件反复交换数据带来的瓶颈 [2] - 在短短两年内，Q.ANT的NPU性能进步赶上了标准数字处理器过去30年的发展 [4] 性能优势与关键技术指标 - 能耗最多可降低30倍，针对特定AI和HPC工作负载的性能最高可提升50倍 [6] - 光子运算具有极高带宽，并可同时处理多个波长，能够处理传统数字流水线无法处理的数据流 [6] - 增强的非线性模块使神经网络能够以更少的参数、更低的计算深度实现更高的精度，尤其在图像学习和基于物理的任务中表现显著 [2] - 系统以极低的能耗执行运算，几乎不产生热量，并大幅减少了通常用于数据传输的能量消耗 [4] 产品形态与系统集成 - 第二代产品不再以独立PCIe卡形式推出，而是封装成完整的19英寸机架式服务器，可直接安装到HPC和数据中心机架 [1][2] - 每个服务器机箱包含多个第二代NPU、一个集成x86主机处理器和Linux操作系统，无需对现有工作流程进行改动 [1][2] - 提供C、C++和Python API，与现有HPC和AI框架保持兼容，同时其光子算法库提供针对光学硬件优化的非线性函数 [4] 应用场景与市场潜力 - 视觉系统（如质量检测、机器人和物流）有望率先受益，光子处理器可使更智能的视觉系统以更低功耗在边缘部署成为可能 [6] - 科学计算工作负载（如材料研究、气候模拟、聚变研究或药物研发中使用的基于物理的模型）将受益于NPU能以光学方式运行非线性步骤 [6] - 公司将在2025年超级计算大会上展示演示，使用小型非线性网络在几秒钟内学习图像，表明平台正快速超越其早期原型 [6]

行业竞争态势 - 人工智能兴起带动内存需求激增，高带宽内存和传统服务器DRAM价格随之上涨，加剧了三星电子与SK海力士在DRAM市场的竞争[1] - 三星电子和SK海力士分别与英伟达和英特尔合作，加剧了在低功耗服务器内存领域的竞争[1] SK海力士产品进展 - SK海力士推出了基于32Gb第五代10纳米级DRAM的256GB DDR5 RDIMM，是市面上基于该规格的最高容量产品，并已通过英特尔的兼容性和性能验证[1] - 该RDIMM采用硅通孔技术制造，通过将32Gb DRAM芯片堆叠成3D结构，实现了256GB的业界领先容量[2] - 使用该产品的服务器可实现16%的AI推理性能提升，同时功耗降低18%[2] - 该产品已获得认证，可立即应用于基于英特尔最新Xeon 6 CPU的服务器，英特尔验证后，戴尔、惠普和超微等服务器制造商通常会批量采购[2] 三星电子产品进展 - 三星电子已完成针对AI数据中心优化的内存产品Socamm2的开发，并向英伟达提供了样品[2] - Socamm2由堆叠的低功耗双倍数据速率DRAM构成，与常用的RDIMM相比，尺寸更小，带宽提升超过一倍，功耗降低55%[3] - Socamm2是一个可拆卸模块，与封装在GPU中的HBM不同，这使得制造过程更简便并提供更大设计灵活性[3] - 由于国际标准化和平台兼容性问题尚未解决，Socamm2尚未实现商业化，英伟达计划将其应用于预计明年下半年发布的下一代AI平台Vera Rubin[3] - 三星电子正与全球主要合作伙伴携手，引领Socamm2国际标准的制定[3] 市场合作与竞争 - 英特尔在数据中心CPU市场占据70%以上的份额[2] - 英伟达高性能计算和人工智能基础设施解决方案高级总监表示，通过与三星电子的持续合作，不断优化Socamm2等下一代内存[3] - 三星电子、SK海力士和美光三大内存芯片制造商都在竞相向英伟达供应Socamm2[3] - 美光已于今年10月正式宣布向英伟达提供Socamm2样品，同日三星和SK海力士也在韩国半导体展上发布了各自的Socamm2实物样品和规格[3]

文章核心观点 - 先进封装中的中介层和桥接器技术正在发生根本性变化，以应对人工智能和高性能计算带来的高密度互连和高电流需求 [1] - 硅中介层正朝着更厚、层数更多、甚至集成有源电路的方向发展，但面临成本、良率和散热等挑战 [6][7][8] - 为降低成本，行业正在探索有机中介层、玻璃中介层以及硅桥接技术，但桥接技术目前受限于组装良率和对准难题 [15][16][17] 中介层技术发展趋势 - 人工智能和高性能计算需求推动中介层变得更厚、金属层更多，以支持高密度布线和更高电流 [6] - 目前典型中介层最多有4层金属，但为适应新一代HBM内存和更宽接口，部分中介层已多达10层，未来8到9层金属将成为需求 [7] - 增加层数和厚度会带来机械强度、翘曲度控制以及集成方面的挑战，需通过薄膜应力控制等技术来保持平整度 [7] 有源中介层的兴起与挑战 - 有源硅中介层（集成晶体管）正得到更广泛应用，尤其在AI/HPC应用中集成电源管理、I/O和光器件，但目前主要限于高端定制解决方案 [8] - 有源中介层比无源中介层昂贵得多，引入了功能测试、电气隔离风险和芯片级修复等新挑战，良率问题从机械层面扩展至电气层面 [9] - 生产高质量有源中介层需要更复杂的测试策略，包括功能测试、电气连续性及信号完整性监测，而不仅仅是简单的开路/短路测试 [11] - 实现有源中介层的一个途径是将电源管理集成电路等芯片嵌入基板或中介层中，而非安装在上方 [12] 光子学中介层的应用 - 光子中介层（如Lightmatter的Passage）可执行电光/光电转换，属于有源中介层，内部集成控制电路 [13] - 光子学波导可以相互交叉而不干扰，这简化了布线，可能比电中介层所需的层数更少 [13] - 光子中介层尺寸可以很大，例如Lightmatter正在研发尺寸为瞄准镜十字线8倍的中介层，并采用了拼接技术 [13] 替代材料以降低成本 - 有机中介层使用面板制造，材料和制造成本低于硅中介层，且无需硅通孔背面研磨等步骤 [15] - 为实现高密度互连（如5µm线间距），有机中介层生产需要洁净室环境，这对OSAT厂商意味着额外投资 [15] - 味之素增材制造膜使高性能有机中介层成为可能，其速度高于传统基板材料，且材料成本仍低于硅 [15] - 玻璃中介层也可用成本更低的面板制造，尤其适用于光子元件，信号损耗更小，但量产可能要到2027/2028年左右 [15][16] - 行业观点认为，硅中介层和有机中介层将共存，但趋势是向有机中介层靠拢，硅中介层仅用于需要特定功能的场景 [15] 桥接技术的现状与挑战 - 硅桥接技术旨在以更小体积和更低成本实现高密度互连，与大型硅中介层形成对比 [1] - 嵌入式硅桥能够以比全中介层更低的成本提供高密度互连和更短延迟 [17] - 目前桥接技术面临的主要挑战是组装过程中的对准难题，导致良率低下，这使得桥接芯片的净成本可能超过硅中介层 [17] - 芯片组之间的偏移会导致桥接芯片上的直线图案错过焊盘，可采用直接写入电子束等技术进行图案化校正，但会影响生产效率 [18][21] - 若能解决良率问题，桥接技术将有助于降低2.5D集成成本，将其嵌入基板而非中介层中也应能节省成本 [24] 当前市场格局 - 目前，硅中介层仍然是2.5D集成领域的主要材料，该领域由少数几家大型企业主导 [23] - 有机中介层正在崛起，预计将逐步从硅中介层手中夺取部分市场份额，但不会完全取代硅 [23] - 桥接器件的潜力尚未充分发挥，良率是亟待解决的关键问题 [24]

文章核心观点 GaN（氮化镓）半导体行业正经历一场深刻的“冰与火”式产业重构与格局重塑 国际巨头在部分领域（尤其是射频GaN）的战略性撤退 与国内外企业在其他领域（尤其是功率GaN）的积极扩张形成鲜明对比 这反映了市场需求从5G通信向新能源汽车、数据中心等功率电子场景的转移 以及行业竞争焦点从单纯技术比拼转向对成本控制、商业模式和特定场景深度绑定的综合考验 [1][2][3] 巨头退场释放的信号 - **恩智浦退出5G射频GaN市场**：核心原因是5G基站建设放缓导致市场需求未达预期 其位于美国亚利桑那州的6英寸ECHO晶圆厂将于2027年Q1停产 5G设备收入从2022年的450亿美元连续两年下滑 2023年和2024年各减少50亿美元 恩智浦通信基础设施业务营收在2023年下滑近20% 2024年前三季度再跌25% 此次退出是其将资源转向汽车电子等增长领域的战略调整 [4][5][6][7] - **台积电逐步退出GaN代工业务**：计划在2027年7月前关闭GaN代工产线 尽管其2023年占据全球GaN晶圆代工40%的市场份额 但退出决策源于对高毛利率的追求 GaN代工订单规模小、利润薄 且面临大陆厂商的低成本竞争 台积电选择将产能转移至AI芯片、先进制程等利润更丰厚的领域 [9][10] - **Wolfspeed出售GaN射频业务**：以1.25亿美元低价出售 旨在集中资源专注于SiC（碳化硅）主业 因其在SiC衬底领域的市占率从2022年的62%大幅下滑至2024年的33.7% 且全球电动车市场需求出现疲软 [12][13] GaN市场格局生变 - **国际IDM巨头差异化进击并加码中国市场**：英飞凌、意法半导体、安森美、德州仪器、瑞萨电子等公司在功率GaN领域展开差异化竞争 例如英飞凌推进300毫米（12英寸）晶圆GaN生产 并投资50亿欧元扩建居林第三工厂以生产8英寸GaN和SiC晶圆 瑞萨电子收购Transphorm强化GaN布局 推出第4.5代650V GaN器件并规划向8英寸产线升级 这些公司积极与中国企业合作 如安森美、意法半导体与英诺赛科达成技术开发与制造合作 [16][17][18][19] - **中国厂商加速突围**：英诺赛科作为全球最大的8英寸GaN IDM厂商 现有晶圆产能为1.3万片/月 预计到2027年将达到每月7.2万片 累计出货已突破15亿颗 良率超95% 其全球氮化镓功率半导体市场份额达42.4% 三安光电、华润微、士兰微、闻泰科技等本土IDM厂商也在持续加码 从6英寸向8英寸产线突破 国内已形成从芯片设计（Fabless）、晶圆代工到封装测试的完整协同生态 台积电退出后 国内代工厂（如芯联集成、华虹）迅速承接部分溢出订单并加速工艺迭代 [20][21][22] 射频GaN式微与功率GaN崛起 - **市场需求发生结构性转移**：巨头退场多集中在射频GaN领域（如恩智浦的5G PA） 主要因5G基站建设放缓 而企业加码则集中在功率GaN市场 新能源汽车、数据中心、人形机器人等新兴产业对高效电源管理的需求为功率GaN带来巨大机遇 [24][25] - **功率GaN市场迎来高速增长**：据Yole Group报告 功率GaN器件市场正从2024年的3.55亿美元增长到2030年的约30亿美元 复合年增长率高达42% 企业战略随之调整 如恩智浦在退出射频业务后加大对汽车用GaN功率器件的投入 台积电也在探索将GaN技术应用于AI芯片配套电源 [26][28][29] 代工模式与IDM路线的博弈 - **两种模式各有优劣**：代工模式（Fabless+Foundry）允许企业快速进入市场并降低前期资本投入 但面临工艺通用性导致的差异化受限以及供应链中断风险（如台积电退出带来的影响） IDM模式（垂直整合）能实现工艺与设计的深度协同 更好地控制性能和成本 但需要巨额资金和长期技术积累 [31][32] - **IDM模式可能成为主流但代工模式仍具作用**：行业专家认为 随着对产品性能、成本和定制化要求提高 IDM模式凭借其创新、成本控制和供应链稳定性优势 更可能成为GaN产业发展的主流模式 英诺赛科董事长指出GaN晶圆并不适合代工模式 需要与设计、应用深度协同 然而 代工模式在细分市场和对于小型Fabless企业而言 凭借其灵活性仍将发挥重要作用 [32][33] 行业洗牌与未来路径 - **产业从技术驱动转向成本与市场驱动**：行业正从早期的盲目扩张转向精准聚焦和商业务实 市场需求推动资源向数据中心、新能源汽车等高增长场景聚集 成本成为竞争关键胜负手 中国大陆厂商通过大规模建设6英寸产线实施“以量换价”策略 国际厂商则加速向8英寸甚至12英寸产线升级以降低芯片成本 [36][37] - **未来格局呈现三大趋势**：1) **产业集中度提升**：巨头退场加速整合 市场份额向具备核心竞争力的企业集中 缺乏规模与技术的厂商面临淘汰 2) **材料与设备瓶颈待突破**：核心设备依赖进口等问题制约产业规模化与自主可控发展 3) **全球化与区域化并存**：在地缘政治与供应链安全驱动下 产能本土化布局与跨国技术合作（如英诺赛科与安森美、意法半导体的合作）将长期共存 形成“竞合交织”的复杂格局 [39]

文章核心观点 - 顶级芯片设计公司（如NVIDIA、AMD、苹果、博通）正因台积电等供应商的产能限制，开始重新评估并考虑采用英特尔的前端制程（如14A节点）与后端先进封装（如EMIB）技术，这为英特尔晶圆代工业务（IFS）提供了关键的市场机遇 [1][2][4] - 英特尔的EMIB封装技术凭借其成本效益、设计灵活性以及在美国本土的产能优势，正成为台积电CoWoS技术之外的一个可行替代方案，特别是在AI和高性能计算需求激增导致先进封装供应紧张的背景下 [4][5][6] - 英特尔14A制程节点和先进封装技术获得外部客户的评估与采用，对其晶圆代工业务的成败至关重要，若能成功将巩固其市场地位，否则行业将继续依赖少数供应商 [2] 行业动态与客户评估 - NVIDIA和AMD正在评估英特尔晶圆代工的14A制程节点 [1] - 苹果和博通正在考虑采用英特尔的EMIB封装技术来开发定制服务器加速器 [1] - 苹果已在使用英特尔18A-P工艺设计套件的0.9.1版本，并等待预计2026年第一季度发布的PDK 1.0或1.1版本以进行更大规模测试 [1] - 由博通协助设计的“Baltra”服务器最初与台积电N3工艺相关，但因台积电CoWoS产能有限，苹果开始考虑英特尔的EMIB封装 [1] - 定制AI服务器部件的出货时间可能为2028年，而基于英特尔工艺的低端M系列芯片若PDK和良率达标，则有望在2027年面世 [1] - AWS和联发科等芯片设计公司据称正在选择英特尔晶圆代工作为供应商 [5] 英特尔的技术与产能优势 - 14A制程节点被定位为对外部客户极具竞争力的选择，预计在每瓦性能和芯片密度方面将有所提升，并采用EMIB和Foveros等先进封装技术 [2] - 英特尔EMIB是业界首个采用嵌入式桥接技术的2.5D互连解决方案，自2017年起已实现量产，应用于服务器、网络和高性能计算产品 [6] - 新型EMIB-M将金属-绝缘体-金属电容器直接集成到硅桥中以提升供电性能，EMIB-T则引入硅通孔技术以满足HBM的低噪声垂直供电需求 [6] - 英特尔将EMIB与Foveros结合，创建了EMIB 3.5D混合架构 [6] - 英特尔在美国本土（如新墨西哥州Fab 9和Fab 11x工厂）拥有先进的封装能力，且产能不受限制，这成为其关键战略优势 [4][5] - 报告指出，英特尔未来甚至可能采用台积电制造的芯片进行下游封装 [4] 市场竞争与替代方案 - 台积电的CoWoS封装技术因在英伟达H100/200、GB200以及AMD MI300系列产品中广泛应用，目前仍是AI GPU和HBM封装的首选 [5] - 然而，台积电的先进封装产能长期短缺，导致供应出现瓶颈，这种紧张局面正迫使主要客户寻求CoWoS之外的解决方案 [5] - 与使用硅中介层的CoWoS不同，EMIB采用局部嵌入式桥接，从而提供更高的成本效益和更大的设计灵活性，非常适合定制ASIC、芯片和AI推理处理器 [6] - 英特尔封装与测试副总裁指出，公司正在努力缓解先进封装芯片短缺的局面，并强调其优势在于不受产能限制 [5] 对英特尔晶圆代工业务的意义 - 外部客户的关注是对英特尔数十年研发投入以及在制造和先进封装领域数十亿美元投资的认可 [2] - 若能获得英伟达和AMD等公司的设计承诺，将巩固英特尔晶圆代工的地位，并为其路线图的持续投资提供依据 [2] - 如果这些合作未能实现，英特尔将面临更严峻的挑战，难以将其技术优势转化为更广泛的市场动力 [2]