UALink联盟与规范的发布 - 由AMD、Intel、Broadcom、Cisco、Google、HPE、Meta、微软等芯片、网通与云端服务大厂组成的UALink联盟，于2025年4月正式发布UALink 1.0版开放式加速器芯片互连I/O架构规范[1] - 联盟成立于2024年5月，旨在建立开放的GPU加速器互连I/O规范，为AI伺服器与丛集中的加速器提供高速、低延迟的I/O连结架构，以对抗Nvidia的NVLink技术[1] - 截至2025年1月，阿里云、苹果与Synopsys也已加入，联盟理事会加上贡献者成员超过65家[1] UALink推出的背景与目的 - Nvidia在GPU加速器市场的优势不仅在于GPU本身，其专属的NVLink高速I/O架构是维系其地位的关键“护城河”，能实现大量GPU互连以构建超大规模运算环境[1] - AMD与Intel的GPU在单卡运算效能上不亚于Nvidia，但其互连I/O架构在需要多GPU协同运作时，连结能力与频宽不如NVLink，尤其在跨节点和连结GPU数量多时差距显著[2] - UALink是“非Nvidia阵营”抗衡NVLink的解决方案，其吸引力在于提供了一套替代的开放式GPU互连I/O架构方案，并具有多供应商参与带来的通用性与成本效益[2] UALink 1.0技术规格 - UALink 1.0基于乙太网路实体层的200G规格，每通道传输速率为100 Gb/s或200 Gb/s，实际信号速率为212.5 GT/s[5] - 可以1、2、4条通道组成1个链结，在4通道下可提供800 Gb/s的资料传输频宽，即单向100 GB/s，双向200 GB/s[5] - 透过UALink交换器介接，最多可让1,024个GPU加速器互连，组成1个纵向扩展的AI Pod单元[6] UALink 1.0与NVLink的规格对比 - 在单一通道传输频宽上，UALink 1.0与NVLink 4.0/5.0相同，均为100 Gb/s或200 Gb/s[6] - 在单个链结频宽上，UALink 1.0的4通道链结提供双向200 GB/s频宽，高于NVLink 4.0/5.0的2通道链结[6] - 在单个GPU总传输频宽上，UALink 1.0为每个GPU提供最大800 GB/s的总传输频宽，远低于NVLink 4.0的900 GB/s和NVLink 5.0的1800 GB/s[6] - 在GPU互连规模上，UALink 1.0允许最多1,024个GPU互连，高于NVLink搭配交换器允许的576个直连GPU数量[6][7] - 综合来看，UALink 1.0的能力大致介于NVLink 4.0与NVLink 5.0之间，已具备竞争能力[7] 产品推出时间与未来挑战 - 第一批支援UALink 1.0的产品预计要到2026到2027年间才会推出，届时AMD与Intel的GPU加速器，以及Astera Labs、Broadcom的交换器都将支援[7] - 产品推出时间是一大弱点，因为届时Nvidia很可能也会推出新一代的NVLink 6.0，再次在效能规格上拉开与UALink的差距[7]

英特尔晶圆代工展示极致多芯片封装技术 - 英特尔晶圆代工展示了一款概念性多芯片封装设计，其尺寸可扩展至市面上最大AI芯片的12倍（光罩尺寸为12倍，超过了台积电的9.5倍）[1] - 该设计旨在面向人工智能和高性能计算应用，集成了至少16个计算单元和24个HBM5内存堆栈[1] - 英特尔此前已率先打造了由47个芯片组成的显式解耦式芯片设计，其Ponte Vecchio计算GPU保持着多芯片设计数量最多的纪录[1] 封装结构与工艺技术 - 概念设计采用2.5D/3D多芯片封装，包含16个大型计算单元（AI引擎或CPU）[1] - 计算单元采用英特尔14A甚至更先进的14A-E工艺技术制造（1.4nm级、第二代RibbonFET 2环栅晶体管、改进的PowerVia Direct背面供电）[1] - 计算单元位于八个采用18A-PT工艺（1.8nm级，通过硅通孔和背面供电增强性能）制造的基础芯片之上，这些基础芯片可执行额外计算或提供大量SRAM缓存[2] - 计算单元与基础芯片之间利用超高密度10微米以下铜对铜混合键合技术（Foveros Direct 3D）连接，以提供最大带宽和功率[2] - 基础芯片之间以及与I/O芯片的横向（2.5D）互连采用基于UCIe-A的EMIB-T（增强型嵌入式多芯片互连桥，带有TSV）技术，最多可支持24个HBM5内存堆叠[2] 互连、内存与扩展能力 - 封装提议使用基于UCIe-A的EMIB-T接口连接定制的HBM5模块，而非符合JEDEC标准的HBM5堆栈，可能是为了获得更高的性能和容量[3] - 整个封装还可容纳PCIe 7.0、光引擎、非相干结构、224G SerDes、用于安全等的专用加速器，甚至LPDDR5X内存以增加DRAM容量[3] 产品路线图与行业竞争 - 英特尔展示了两种概念设计：“中等规模”设计包含四个计算单元和12个HBM显存；“极端规模”设计包含16个计算单元和24个HBM5显存堆栈[7] - 中等规模设计以今天的标准来看相当先进，但英特尔现在就可以量产[7] - 这种极致封装概念可能会在本十年末出现，届时英特尔将完善其Foveros Direct 3D封装技术以及18A和14A生产节点[7] - 如果英特尔能在本十年末生产出这种极致封装，将使其与台积电并驾齐驱，台积电也计划推出类似产品，预计部分客户会在2027-2028年左右使用其晶圆级集成产品[7] 技术挑战 - 在短短几年内将这种极致设计变为现实是一个巨大挑战，必须确保组件在安装到主板上时不会变形，即使是在极小的公差范围内，也不会因长时间使用后的过热而发生形变[7] - 行业需要学习如何为尺寸堪比智能手机（最大可达10,296平方毫米）的巨型处理器提供充足的热量和散热[7]

日本芯片设备全球市占率(以销售额换算)达3成、仅次于美国位居全球第2大。 公众号记得加星标⭐️，第一时间看推送不会错过。 日本半导体(芯片)制造设备销售续旺，2025年11月份销售额连13个月高于4,000亿日圆、创下同期历 史新高纪录。日本芯片设备股今日股价走扬。 根据Yahoo Finance的报价显示，截至台北时间26日上午10点15分为止，芯片设备巨擘东京威力科创 (TEL) 上 涨 1.09% 、 测 试 设 备 商 爱 德 万 测 试 (Advantest) 大 涨 2.35% 、 晶 圆 切 割 机 厂 DISCO 上 涨 1.22%、成膜设备商KOKUSAI大涨3.33%。 日本半导体制造装置协会(SEAJ)公布统计数据指出，2025年11月份日本制芯片设备销售额(3个月移 动平均值、包含出口)为4,206亿7,000万日圆、较去年同月增加3.7%，连续第23个月呈现增长，月销 售额连续第25个月突破3,000亿日圆、连13个月高于4,000亿日圆，创下历年同月历史新高纪录。 和前一个月份(2025年10月)相比、成长1.6%，3个月来第2度呈现月增。 累计2025年1-11月期间，日本芯片设 ...

文章核心观点 - 英伟达以200亿美元现金收购Groq公司的技术授权，是其史上最大规模投资，旨在获取并整合被称为“高阶TPU”的可重构数据流架构（LPU），以应对AI推理市场日益增长的需求和非GPU架构的竞争压力 [1][3][17] - 以Groq LPU和谷歌TPU为代表的非GPU架构（包括ASIC和可重构数据流芯片）在AI推理环节展现出显著优势，包括更高的速度、能效比和更低的成本，正在动摇英伟达GPU在AI算力市场的绝对主导地位 [4][13][15] - AI算力芯片市场正从以训练为中心转向推理为重，技术路线呈现GPU与非GPU（ASIC/可重构数据流）两大流派并存的格局，非GPU架构的市场份额预计将显著提升 [4][18] 交易概述与战略意义 - 交易规模达200亿美元（约1400亿元人民币），相当于英伟达606亿美元现金及短期持有资本的三分之一，超出Groq此前估值的3倍 [1][17] - 交易性质为“非排他性授权协议”，英伟达获得Groq的知识产权许可并吸纳其核心团队（包括谷歌TPU缔造者Jonathan Ross），但未收购公司实体 [1][14] - 此次收购是英伟达为补齐非GPU赛道短板、巩固算力领域主导地位的关键布局，旨在将Groq的低延迟处理器整合到其AI工厂架构中，服务更广泛的AI推理和实时工作负载 [14][17] 非GPU架构技术优势（以Groq LPU为例） - **架构创新**：采用软件定义硬件的可重构数据流架构（LPU），消除内存带宽瓶颈，实现确定性执行和零延迟，被业界誉为“高阶TPU” [2][6] - **性能表现**：在处理大语言模型时，能实现每秒数百个Token的“瞬时”吐字；基于14nm工艺，无需外部HBM，通过动态调度让数百个核心同步工作，可实现40倍于传统方案的推理性能 [2][6] - **能效与成本**：能效比英伟达GPU最高可提升10倍；制造晶圆成本可能低于每片6000美元，远低于采用5nm工艺、成本近每片16000美元的英伟达H100芯片 [9][11] - **实际案例**：Groq的AI云算力系统在72小时内将月之暗面开源模型Kimi K2的性能提升40倍；运行开源模型Mixtral 8x7b时，吞吐量最高可达其他推理服务的4倍，价格却不到Mistral本身的三分之一 [7][11] 市场竞争格局变化 - **谷歌TPU的竞争**：谷歌第七代TPU Ironwood单芯片FP8稠密算力达4.6 petaFLOPS，略高于英伟达B200的4.5 petaFLOPS；一个集成9216颗芯片的Ironwood Pod，FP8峰值性能超42.5 exaFLOPS，在特定负载下性能相当于最接近竞品系统的118倍 [16] - **客户动向**：英伟达大客户Meta正考虑在其数据中心大规模采用谷歌TPU，此消息曾导致英伟达股价单日一度暴跌6%，市值蒸发数千亿美元 [15] - **市场份额预测**：花旗预测英伟达AI芯片市场份额将从90%逐步下滑至2028年的81% [16] - **其他玩家**：英特尔正就收购另一家可重构芯片设计公司SambaNova进行初步谈判，该公司估值达50亿美元 [18] 市场前景与数据预测 - **全球市场**：IDC预计2025年AI算力芯片市场规模将超过1285亿美元，同比增长47.1%；到2030年市场规模将达4138亿美元，其中非GPU架构芯片市场规模占比将超过21%，推理芯片占比将提升至65% [18] - **中国市场**：2024年中国加速服务器市场规模达221亿美元，同比增长134%，其中非GPU加速服务器占比已超过30%；IDC预测到2029年，中国非GPU服务器市场规模占比将接近50% [21]

公司核心战略与运营现状 - 公司管理层当前首要任务与核心工作是聚焦主营业务，并采取一切必要法律手段维护公司对安世半导体的合法权益[1] - 安世中国正从两方面应对挑战：一是尽力维持生产经营有序开展，二是配合中国政府要求恢复用于民用领域的相关产品出口[1] - 自今年10月中旬恢复出货以来，安世中国已累计向全球超过800家客户交付芯片超110亿片[1] - 为确保国内客户供应稳定，公司正试图推动安世中国供应链本土化，同步开展对国内部分晶圆供应商的验证工作，预计2026年第一季度至第二季度完成新供应商验证[1] - 公司正按规划稳步推进“国内产能占公司整体产能80%、中国市场占全球销售额约50%”的目标[1] 法律行动与争议进展 - 针对相关争议事项，公司在荷兰已启动多项法律程序，已于10月15日提交了争议通知，如果问题在六个月内得不到解决，公司可能就此寻求国际仲裁，索赔金额可能高达80亿美元[2] - 2026年1月，公司将借助第二次听证会重申立场并进行积极维权[2] - 公司上周与荷兰企业法庭指派的安世半导体独立董事和股权托管人举行了首轮协商，就各自关注的问题进行了沟通[1] - 公司呼吁安世荷兰就控制权和恢复供应链问题进行协商，以切实恢复全球半导体产业供应链[1] 事件背景与外部评价 - 安世半导体荷兰管理层于10月26日单方面作出停止向安世中国供应晶圆的决定，公司认为此举直接违反了商业合同与产业链协作的基本精神，并对全球半导体供应链的稳定运行造成了实质性冲击[2] - 面对荷兰安世拒绝提供晶圆引发的困境，安世中国依照中国法律法规积极开展“生产自救”工作[2] - 中国商务部新闻发言人日前回应称，安世半导体问题的根源是荷兰政府对企业经营的不当行政干预，荷政府应立即撤销行政令，推动安世荷兰前高管从企业法庭撤诉，为企业协商创造有利条件[2]

股价表现与市场反应 - 三星电子股价于12月26日收盘报11.7万韩元，单日上涨5900韩元，涨幅达5.31%，并创下历史新高[1] - 大量外资涌入推动股价上涨，主要受日本野村证券发布报告预测公司利润将大幅增长影响[1] - 韩国多家证券公司近期大幅上调三星电子目标股价，例如SK证券从11万韩元上调至17万韩元，涨幅高达55%[1] 业绩预期与驱动因素 - 证券行业普遍预期三星电子第四季度销售额为88.2192万亿韩元，营业利润为15.6965万亿韩元，同比分别增长16.4%和141.8%[1] - 存储器业务盈利能力迅速提升，主要因第四季度通用DRAM价格上涨30%至40%，服务器DRAM价格上涨40%至60%[1] - 有分析师预测，随着谷歌、亚马逊和微软等公司增加对HBM3E的订单，英伟达明年上半年进入HBM4供应链的可能性增大[2] - KB证券研究员预测三星电子明年HBM销售额将达到26万亿韩元，较上年增长三倍，并预计其总营业利润将达到100万亿韩元[2] 投资者行为与估值分析 - 截至12月23日，个人投资者的平均买入价格为76,314韩元，平均回报率高达51.28%，亏损投资者比例为0%[2] - 12月1日至26日期间，个人投资者抛售了价值3.8909万亿韩元的股票以实现获利，同期外国投资者净买入2.9601万亿韩元，机构投资者净买入1.7486万亿韩元[2] - 有分析师认为公司股价仍被低估，指出其明年市盈率为7.6倍，市净率为1.4倍[2] - 分析师认为，考虑到DRAM周期的持续以及HBM需求的多元化，没有理由继续低估公司股价[2] 未来展望与公司战略 - 有观点认为，公司股价若想进一步上涨，除了吸引外资，还必须宣布额外的投资和股东回报计划[2] - 投资对于构建适应人工智能时代的投资组合至关重要，而解决股价相对于业绩被低估的“估值下调”现象则需要加强股东回报[2] - 为实现投资与股东回报这两个目标，需要进行结构性变革，转向盈利的存储半导体[2] - 为降低周期波动，预计公司将在2027年至2028年间增加长期供应合同的比例[2]

行业整体表现与核心矛盾 - 2025年第三季度全球半导体营收达到2163亿美元，为历史上首次单季突破2000亿美元大关 [1] - 2025年全年半导体收入预计将超过8000亿美元，比2024年增长近20% [1] - 行业呈现“K型复苏”，核心矛盾是需求重心从“消费电子驱动的量增”转向“数据中心驱动的价升” [4] - 行业增长由“算力堆叠 + HBM溢价”共同驱动，AI训练/推理拉动高端GPU/加速器需求，同时推高DRAM尤其是HBM的利润 [4] AI与存储成为核心引擎 - AI与存储是行业增长的主要引擎，共同决定了行业增长的斜率 [7] - 第三季度营收排名前四的公司为英伟达、三星、SK海力士和美光，合计占半导体总收入的40%以上 [7] - 行业进入“利润黑洞”阶段，极少数公司攫取绝大部分利润 [7] - 存储芯片供需紧张，Counterpoint预计先进与传统内存价格在4Q25可能上涨约30%，并可能在2026年初再涨约20% [4] - 受内存价格上行推动，三星存储与SK hynix的毛利率在4Q25可能达到约63%–67% [5] 资本开支与设备投资 - 全球半导体设备销售额预计2025年约1330亿美元，并预计2026年1450亿、2027年1560亿美元 [5] - 后道设备（测试、封装装配）被明确点名为增长动力 [5] - 连续多年的资本开支增长曲线，意味着行业相信AI需求是多年期的基础设施建设，但也意味着供给扩张在路上 [5] 成熟制程与细分市场的结构性困境 - 成熟工艺需求疲软，面临议价危机，传统应用（如部分消费电子、工业末梢、低端车规MCU/PMIC）补库动力匮乏 [10] - 成熟产能持续开出，需求修复速度赶不上供给侧扩张，导致订单可见度低迷，价格战成为常态 [10] - 模拟芯片巨头TI于第三季度调涨部分产品价格（涨幅达10%-30%），ADI也宣布自2026年2月起全线提价约15%，被视为毛利触底后的主动防御 [10] - 智能手机市场温和复苏，2025年第三季度全球智能手机出货同比增长2.6%，逻辑更接近“销量回归 + 结构升级” [11] 汽车与工业市场的结构性分化 - S&P Global Mobility对2025–2026年车用半导体给出同比约16.5%的增长预期 [11] - 受智驾技术迭代驱动，单台AI服务器或智能座舱对Power IC的需求激增，单柜价值量已达1.2万至1.5万美元 [11] - 与智驾、功率半导体（SiC/IGBT）的火热相比，传统车身控制等通用器件仍处于价格拉锯战中，行业呈现“增收不增利”的结构性矛盾 [11] AI泡沫的三层讨论 - **第一层需求泡沫**：核心指标是GPU/HBM的交付周期是否突然缩短、订单取消是否增多、云厂商是否延后数据中心上线，与宏观衰退及AI应用变现不及预期相关 [13] - **第二层资本开支泡沫**：Alphabet、Amazon、Meta、Microsoft这“四巨头”在2025年的资本开支轨迹可能接近3200亿美元量级，关键不是“花不花钱”，而是“花的钱能否在合理期限内转化为可持续现金流” [14][15] - **第三层财务呈现泡沫**：围绕折旧年限等会计处理的讨论正在升温，可能影响投资者对盈利质量的判断，AI竞赛推高资本开支后，盈利质量与回报率成为新的争夺点 [16] - AI泡沫争论中容易被忽略的变量是“电”，算力扩张开始受制于供电、土地、并网审批与建设周期，可能影响需求曲线 [14] 行业未来展望 - 行业已进入更高的名义规模区间，但这是一个被AI重塑的利润结构，AI成为最大增长引擎的同时也成为最大的波动源 [18] - 中期景气的关键变量将从“供给能否扩张”转向“回报能否兑现”，数据中心利用率、推理成本下降速度、企业与云厂商的AI变现能力将决定投入是否形成可持续的自由现金流 [18]

公众号记得加星标⭐️，第一时间看推送不会错过。 大会期间，联盟秘书长原诚寅不仅发布了详实的工作报告，还与半导体行业观察展开深度交流，针对 当前汽车芯片行业面临的各类痛点问题，给出了清晰且具指导性的解答。 从"能用"到"好用"： 产业发展的阶段性跨越 五年前，当全球芯片供应链因疫情陷入混乱时，中国汽车产业面对的是最基本的"有无"问题。如今， 这个产业命题已经悄然转变。 "大部分国产芯片已经过了'能用'的阶段，进入'好用'和规模化上车的起步阶段。"在采访中，原诚寅 给出了这样一个关键判断，"90%的紧缺芯片产品我们都有对应产品，且已进入验证过程，部分车型 上国产芯片搭载率已超过20%" 这个判断并非空穴来风。从实验室到量产线，从备选方案到主流选择，国产汽车芯片正在完成质的飞 跃。但原诚寅也清醒地指出："目前仍有10%的核心难题需要攻克，而且并非所有芯片都适合自主研 发，有些产品在技术、成本或性价比上短期内难以超越国外产品，应该把握好全自主化的节奏，有自 主研发能力证明不会被'卡脖子'即可。" 从"能用"到"好用"的跨越，绝不仅仅是技术参数的达标。它意味着产品稳定性、可靠性和成本竞争力 的全面提升，更意味着产业生态 ...

项目概述与目标 - 富士通加入由软银集团牵头的公私合作项目，共同开发用于人工智能和超级计算机的下一代存储器[1] - 项目旨在重振日本曾经的存储器生产技术，使其公司成为世界顶级存储器生产商之一[1] - 软银新成立的Saimemory公司将作为项目的指挥中心，与富士通及其他合作伙伴协调[1] - 项目致力于开发高性能存储器，以替代目前通过堆叠DRAM芯片实现的高带宽存储器[1] 项目规划与投资 - 项目计划在2027财年前投资80亿日元（约合5120万美元）完成原型机的研发，并力争在2029财年前建立量产体系[1] - 软银将在2027财年之前向Saimemory公司注资30亿日元[1] - 富士通和日本理研国家科学研究所将共同出资约10亿日元[1] - 预计日本政府也将通过支持下一代半导体研发的项目补贴部分费用[1] 技术目标与合作方 - Saimemory的目标是量产存储容量是HBM两到三倍、功耗仅为HBM一半的内存，价格与HBM持平甚至更低[2] - 公司将采用英特尔和东京大学联合开发的半导体技术[2] - 将与新光电气工业株式会社和台湾力芯半导体制造股份有限公司合作进行生产和原型制作[2] - 英特尔将提供在美国国防高级研究计划局支持下开发的底层堆叠技术，其关键特性在于芯片采用垂直堆叠，从而增加单个设备上可容纳的内存芯片数量，同时缩短数据传输距离[2] - 项目还将采用东京大学等机构开发的有助于散热和流畅数据传输的技术[2] - Saimemory将专注于知识产权管理和芯片设计，并将生产外包给外部公司[2] 行业背景与动机 - 随着生成式人工智能的普及，预计到2030年，日本所需的计算能力将比2020年增长300多倍[2] - 日本半导体元件的自给率较低，导致供应不稳定和价格上涨等风险[2] - 韩国企业占据了全球HBM市场约90%的份额，高性能内存市场已被少数国家和企业所主导[2] - 2000年前后，日本企业相继退出存储器制造领域，富士通在1999年后由于存储器商品化和激烈价格竞争，在重组过程中逐渐停止了内部生产[3] - 人工智能的出现或许正在改变行业格局[3] 参与方背景与战略 - 富士通曾是日本一度世界领先的半导体产业的关键参与者，尽管已退出存储器生产领域，但在大规模生产和质量控制方面拥有丰富的专业知识[1] - 富士通持续研发节能型中央处理器，并与客户保持着紧密的合作关系，日本顶级超级计算机“富岳”采用了富士通的产品[1] - 软银正着手建设自己的大型数据中心[3] - 富士通在研发用于数据中心和通信基础设施的CPU，目标是在2027年实现实际应用[3]

场效应晶体管（FET）的百年发展历程 - 文章核心观点：场效应晶体管（FET）的概念于1925年由尤利乌斯·埃德加·利连菲尔德发明，但其从原理提出到最终实现并走向实用化，经历了长达约35年的曲折历程，期间半导体物理、材料纯度和关键结构（如PN结、肖特基结）的发现与技术进步起到了决定性作用 [1][4][11][32] FET的早期概念与发明 - 1925年，德国物理学家尤利乌斯·埃德加·利连菲尔德发明了金属半导体场效应晶体管（MES FET），其结构以铝箔为栅极，硫化铜（Cu₂S）为源极、漏极和沟道 [5][7] - 1928年，利连菲尔德进一步发明了金属氧化物半导体场效应晶体管（MOS FET），使用氧化铝薄膜（Al₂O₃）作为栅极绝缘膜 [8] 实现FET面临的核心挑战 - 早期半导体材料纯度极低，缺陷和杂质多，导致无法精确测量和控制材料特性 [11] - 半导体内部存在大量电荷，难以像真空管那样通过栅极电压有效控制电流，需要在半导体内部创建类似“真空”的极低电荷区域 [11] - 半导体表面存在的表面态电荷会屏蔽栅极电场，阻碍其对半导体内部电荷的控制，这一问题在1946年被约翰·巴丁指出 [22] 关键技术与结构的突破 - 1939/1940年，贝尔电话实验室的罗素·舒梅克·奥尔发现了PN结，其交界处形成的“耗尽层”是一个无电荷区域，为控制电流提供了关键结构 [18] - 1938年，德国西门子公司的沃尔特·肖特基提出了肖特基结理论，解释了金属-半导体接触面的整流原理，其接触面半导体侧也会形成极薄的无电荷区域（耗尽层） [19][20] - 1958年，贝尔电话实验室的马丁·阿塔拉开发了硅表面热氧化生成二氧化硅（SiO₂）薄膜的技术，该薄膜可作为MOS FET的栅极绝缘层，稳定硅表面 [27] 从双极晶体管到实用FET的演进 - 1947年12月，贝尔电话实验室的约翰·巴丁和沃尔特·H·布拉顿制造出世界上第一个实用的“点接触型”晶体管（结型晶体管） [13] - 1948年1月，威廉·肖克利提出了双极结型晶体管（BJT） [15] - 20世纪50年代，硅单晶生长、杂质掺杂、光刻等双极晶体管技术的发展，为后续MOS FET的实现奠定了基础 [21] - 1953年，威廉·肖克利与沃尔特·L·布朗制造出结型场效应晶体管（JFET）原型 [24] - 1959年，贝尔电话实验室的Dawon Kahng和Martin Atala发明了MOS场效应晶体管，并于1960年在学术会议上展示 [29][30] 发展阶段的划分 - 岩井博教授将FET的百年（1925-2025）划分为两个时期：前45年（1925-1970）为“循序渐进的时期”，是在未知道路上的探索；后55年（1970-2025）为“成功故事的时期”，以“规模定律”和“摩尔定律”为标志 [4]