投资评级 - 维持"买入"评级 [8][12] 核心财务数据 - 2025年上半年营业收入37.69亿元，同比增长91.00% [2][5] - 2025年上半年归母净利润5.31亿元，同比增长452.11% [2][5] - 2025年上半年毛利率30.39%，同比+10.70pct；净利率14.08%，同比+9.21pct [2][5] - 2025Q2营业收入21.89亿元，同比增长101.12%，环比增长38.61% [2][5] - 2025Q2归母净利润3.30亿元，同比增长374.34%，环比增长65.01% [2][5] - 2025Q2毛利率30.78%，同比+10.42pct，环比+0.94pct；净利率15.09%，同比+8.69pct，环比+2.42pct [2][5] 业务发展 - AI服务器与高性能计算需求带动HDI和高多层板表现亮眼 [12] - 重点布局高端产品线产能，聚焦高频、高速、高密及高多层PCB技术升级 [12] - 深化与战略客户合作，提升服务器市场份额；拓展交换机领域与头部企业合作 [12] - 募投项目东城四期实现HDI、光模块及软硬结合板规模化生产 [12] - 投资19亿元开展智能制造高多层算力电路板项目，年产70万平方米，分两阶段试生产（2026年、2027年） [12] 技术能力 - 可生产背板2-56层，服务器板20-40层 [12] - 具备HDI板4-30层生产能力 [12] - 成功开发亚马逊等服务器客户，AI配套主板及加速卡项目进入量产阶段 [12] 盈利预测 - 预计2025-2027年归母净利润10.96亿元、16.25亿元、22.49亿元 [12] - 对应PE分别为42.79倍、28.85倍、20.85倍 [12] 市场表现 - 当前股价56.36元，总股本83,182万股 [8] - 近12月最高价57.94元，最低价16.57元 [8]

全球晶圆代工行业竞争格局 - 台积电将2纳米工艺晶圆定价为每片3万美元 较3纳米工艺价格高出50-66% 并推行"溢价联盟"统一价格策略 [1] - 三星电子采取低价策略应对竞争 其2纳米工艺报价低于台积电 但当前良率仅40% 落后于台积电60%的水平 [1][2] 台积电2纳米工艺技术进展 - 计划34个月内试生产 初期月产能3-3.5万片 2026年目标扩产至四家工厂合计月产能6万片 [1] - SRAM良率超过90% 显示量产可行性 性能方面相同功耗下提升10-15% 或相同性能下降低功耗20-30% [1][2] - 目标客户聚焦高性能计算和AI领域 包括苹果、NVIDIA、AMD等头部企业 [1] 三星电子市场策略 - 以价格竞争和快速响应争取客户 近期获得特斯拉23万亿韩元AI芯片"AI6"代工订单 [2] - 计划通过3nm GAA工艺积累欧美客户经验 为2nm客户拓展奠定基础 [3] 行业竞争动态 - 台积电采取高价高质量策略巩固大客户 三星侧重低价高速开发新客户 形成差异化竞争 [3] - 2纳米时代竞争要素包括技术实力、价格、供应速度和长期合作关系等多重因素 [3]

行业活动与战略布局 - 第21届CCF全国高性能计算学术大会在鄂尔多斯开幕 该大会是全球三大超算盛会之一 也是中国超算领域规模最大、影响力最广、学术水平最高的会议 [1] - 大会以“绿动算力 超智融合”为主题 由11位院士领衔 3000余名行业专家和企业精英参会 71家厂商参展 [1] - 鄂尔多斯市积极融入国家“东数西算”战略 大力培育数字经济与算力产业 建设基础设施和产业生态 [1] 技术发布与产业合作 - 开幕式发布2025年高通量以太网(ETH+)联盟协议、芯片及解决方案 以及《超智融合集群能力要求》行业标准 [2] - 鄂尔多斯高新技术产业开发区推介一流算力产业营商环境 [2] - 阿里云智能集团副总裁蔡德忠强调AI发展是长期马拉松 需持续演进网络与芯片生态以赢得全球战略主动 [2] 学术与产业融合 - 大会举办43场主题论坛 汇聚国内外顶尖院士、企业高管和科研专家 形成跨学科智慧矩阵 [3] - 论坛呈现高端对话与精准对接特点 促成多项合作意向 成为算力技术发展趋势的权威发布平台 [3] - CCF高性能计算专业委员会秘书长谭光明指出 传统HPC与AI深度融合正驱动全链条技术突破 需培育自主可控技术路线 [3]

2纳米制程工艺竞争格局 - 台积电将2纳米工艺晶圆定价为每片约3万美元 比3纳米工艺价格高出50-66% 并推行"溢价联盟"战略 对所有客户实行统一价格 [2] - 三星电子采取低价策略 以价格竞争力和快速供应响应吸引客户 其2纳米制程良率约为40% 低于台积电的60% [3][4] - 台积电初期目标月产能3万至3.5万片晶圆 计划2026年在四家工厂建立月产能6万片的生产体系 [2] 技术性能与客户策略 - 2纳米工艺在相同功耗下性能提升10-15% 或在相同性能下功耗降低20-30% 对AI、服务器和移动行业客户具有吸引力 [3] - 台积电将初期产能集中于高性能计算(HPC)和人工智能(AI)领域客户 如苹果、NVIDIA和AMD [2] - 三星获得特斯拉价值23万亿韩元的代工订单 为其生产下一代AI芯片"AI6" 可能吸引苹果和Metadata等高端客户 [3][4] 市场竞争动态 - 台积电采取高价高质量战略提升大型客户忠诚度 三星则通过低价高速战略寻找新客户 [5] - 三星晶圆代工部门季度亏损达数万亿韩元 需吸引大客户建立稳定利润结构 [4] - 2纳米时代竞争因素包括技术实力、价格、供应速度和长期合作伙伴关系 [5]

公司与谷歌的战略合作 - 谷歌同意向Terawulf提供14亿美元资金，以支持其位于纽约州西部的Lake Mariner数据中心园区扩建项目[1] - 作为资金支持的对价，谷歌将获得可认购3250万股Terawulf普通股的认股权证[1] - 若谷歌行使全部认股权证（包括此前已持有的权证），其在Terawulf的持股比例可能提升至约14%[1] - 谷歌同意为Lake Mariner数据中心项目追加一笔财务担保，使对该项目的总担保金额增加至32亿美元[1] 项目扩建与客户动态 - Terawulf的租户、人工智能云平台Fluidstack已行使扩建期权，将新增一座名为CB-5的数据中心大楼[1] - CB-5大楼将提供160兆瓦的额外关键IT负载，预计于2026年下半年投入运营[1] - CB-5的租赁条款在经济条件上与Fluidstack此前针对CB-3和CB-4的初始租赁条款保持一致[2] 市场反应与公司背景 - 受谷歌提供资金及担保的消息影响，Terawulf股价在美股盘前大涨11%[1] - Terawulf是一家比特币挖矿及高性能计算运营商[1]

高性能计算(HPC)与大模型发展 - 高性能计算是大模型训练的核心基础设施 没有高性能计算就没有大模型[2] - HPC技术在大模型时代扮演降本增效的关键角色 通过软硬协同优化可显著提升训练效率[3][4] - 中国HPC发展经历了三个阶段 从自研计算机到采购工作站再到自研处理器构建超算[4] 清华高性能计算研究所 - 清华高性能所是中国HPC研究的先驱 率先采用工作站集群方案打破美日垄断[4] - 研究方向从硬件转向软件优化 在计算/存储/通信三大领域积累深厚经验[5] - 培养了大量顶尖人才 包括华为海思首席科学家/网易有道CEO等产业界精英[16] 存储技术创新 - 郑纬民团队突破大规模SAN存储技术 将产品价格大幅降低[13] - 提出云存储概念并开发国内首个云计算平台"清华云"[13] - 陆游游团队开发的SuperFS文件系统夺得IO500全球存储榜首[63] 大模型训练优化 - 开发"八卦炉"训练系统 支持174万亿参数MoE模型在国产超算上运行[37] - 推出全球首个开源MoE训练框架FastMoE 训练效率提升显著[41] - SmartMoE系统采用动态并行策略 进一步优化稀疏模型训练[42] 推理系统创新 - Mooncake系统实现KVCache共享 节省GPU算力消耗[55] - KTransformers系统实现CPU/GPU协同推理 降低显存需求[57] - "赤兔"推理引擎支持国产芯片 性能优于主流开源方案[44] 国产芯片生态建设 - 清程极智专注国产芯片编译优化 支持华为/沐曦等十余家厂商[86] - 开发九源智能基础软件栈 实现跨硬件平台适配[96] - 目标是用国产芯片训练国际一流大模型 突破算力瓶颈[85] 新兴计算方向 - 张悠慧研究类脑计算 提出类脑计算完备性理论[74] - 开发通用类脑编译器 解决软件碎片化问题[77] - 汪东升团队发现多个处理器安全漏洞 推动硬件安全防御[81]

大会概况 - 2025 CCF全国高性能计算学术大会于8月14日在鄂尔多斯开幕 大会以绿动算力 超智融合为核心主题 彰显中国在全球高性能计算领域的引领地位 [1] - 开幕式和主论坛聚焦算力自主创新 绿色高效发展 智算深度融合等核心议题 多项前沿行业标准发布 新一代智算基础设施与成果集中亮相 [1] - 大会规模空前 主题论坛达43场创历届新高 特设华为 曙光等知名企业专题论坛 涵盖高性能计算核心技术及人工智能 大数据 云计算 量子计算等新兴领域 [4] 主题报告内容 - 亚洲数字经济科学院院长陈柏珲发表《从算力到价值:高性能计算如何重塑全球产业链分工》报告 探讨HPC对全球产业链的影响 [2] - 中国科学院国家空间科学中心主任王赤介绍我国空间科学卫星计划的进展和展望 体现HPC在深空探索中的应用 [2] - 北京超算总经理吴迪强调算力选型与场景适配对提升计算效率和节约成本的重要性 [2] - 公茂果教授指出人工智能在特定场景应用未达预期 关键问题在于人 环境 算力 算法 数据与模型间协同不足 [2] 年度最佳应用成果 - 大会进行5场超算年度最佳应用入围报告 展示HPC在化学模拟 核工程 气候预测 航天动力与材料科学等领域的科研突破 [2] - 山东大学研究员段晓辉团队实现万亿配体每天的跨平台虚拟分子筛选 推进超大规模虚拟分子筛选研究 [3] - 国防科技大学博士后李润华团队针对中子输运MOC算法深度优化 提升核反应堆高保真模拟能力 [3] - 崂山国家实验室副研究员许凯开发AP3ESM 实现异构超级计算机上公里级AI赋能与性能可移植的地球系统模式 [3] - 北京大学研究员陈帜团队通过深度学习赋能 突破超大规模高精度火箭发动机超临界燃烧流体模拟技术 [3] - 中国科学技术大学教授胡伟发团队研发应用间断伽辽金实时含时密度泛函理论 实现百万原子级从头算电子动力学 [3] 行业影响与平台价值 - 大会为全球专家学者和业界人士提供高端对话与协作平台 深度聚焦生物医药 能源 气候模拟等关键应用场景 [4] - 活动推动高性能计算产业生态繁荣 加快绿色计算发展 促进超算与智算融合 构建知识与技术协同新范式 [5] - 大会被誉为专业化 开放化的高水平生态平台和信息枢纽平台 有力推动新质生产力发展 [5]

产品发布 - 澜起科技推出第六代津逮®性能核CPU（C6P），面向数据中心、人工智能、云计算及关键行业基础设施，提供高性能算力引擎 [1] - C6P采用突破性架构设计，单颗CPU最高支持86个高性能核心和172个线程，最大三级缓存容量达336MB [3] - 产品支持单路与双路部署，通过4组UPI互联通道（最高速率24GT/s）实现多处理器高效协同 [3] 技术规格 - 内存子系统采用8通道DDR5架构，最高支持6400MT/s的RDIMM或8000MT/s的MRDIMM，显著提升内存带宽与扩展能力 [3] - 提供88条PCIe® 5.0通道，兼容CXL® 2.0协议，为GPU、FPGA等加速器提供卓越连接带宽 [5] - 采用与英特尔至强®6处理器完全一致的封装与管脚设计，支持X86指令集，用户现有应用可无缝迁移 [7] 安全性能 - 集成数据保护与可信计算加速功能，支持数据加解密算法和平台可信度量，在芯片层面构建安全屏障 [9] - 为金融、政务、医疗等关键行业提供高标准隐私保护与合规性解决方案 [9] 市场与生态 - C6P延续X86开发生态，通过安全模块与定制化性能调优，为客户提供高性价比选择 [11] - 公司积极构建开放协同的津逮®生态体系，参与openEuler、龙蜥（OpenAnolis）、OpenCloudOS等主流开源操作系统社区建设 [11] - 与主流云服务商、数据库厂商及核心硬件供应商完成广泛兼容性认证，提升产品成熟度与市场影响力 [11]

财务表现 - 公司2025年上半年实现营收3607.6亿元，同比增长35.58% [1] - 归母净利润121.13亿元，同比增长38.61% [1] - 扣非净利润116.68亿元，同比增长36.73% [1] - 基本每股收益0.61元 [1] 云计算业务 - 第二季度整体服务器营收增长超50% [1] - 云服务商服务器营收同比增长超150% [1] - AI服务器营收同比增长超60% [1] - GB200系列产品实现量产爬坡，良率持续改善，出货量逐季攀升 [1] 通信及移动网络设备 - 精密机构件业务上半年出货量同比增长17% [2] - 智能型手机市场高阶化趋势将持续，GenAl与折叠装置将为产业带来新增长动能 [2] - 上半年800G高速交换机营收较2024全年增长近三倍 [2] 竞争力与产能布局 - 公司深化合作与优化产品结构，巩固了在核心客户群体的市场份额 [2] - 公司持续扩大全球产能布局版图，深度整合产业链资源，强化产能交付优势 [2]

行业趋势与需求 - 云计算、HPC和AI推动企业计算发展，半导体设计与制造成本上升，Chiplet架构需求显著增长[1] - 英特尔、AMD等厂商通过模块化小芯片提升效率、灵活性和定制化能力，但依赖专有互连技术[1] - UCIe联盟成立于2022年，成员包括英特尔、AMD、台积电、Google Cloud等，旨在制定标准化互连规范[1] UCIe 3.0性能提升 - 数据速率提升至48 GT/s和64 GT/s，较UCIe 2.0（32 GT/s）翻倍，满足AI、HPC等领域的高带宽需求[3] - 性能提升适用于UCIe-S（2D标准封装）和UCIe-A（2.5D先进封装），解决封装互连边界限制问题[5] - 英特尔专家指出，需在固定互连边界长度内提供更高带宽，因芯片尺寸不会仅为带宽需求改变[6] 技术细节与兼容性 - UCIe 3.0保持向后兼容，保留边带、时钟跟踪等协议，确保现有系统无缝集成[7] - 3D设计未变化，因现有低频率下带宽已足够（每平方毫米数百TB/s），2D/2.5D封装需更高带宽[7] - 运行时可重新校准、灵活SIP拓扑和连续传输协议支持等改进，扩展了应用场景[10] 应用场景与市场覆盖 - UCIe适用于数据中心、HPC、AI、手持设备、PC、汽车、DSP及无线基础设施等多领域[10] - UCIe-A针对高端小芯片（如AI），UCIe-S满足低带宽需求设备，形成完整计算连续体[10] - 联盟目标不仅限于AI/HPC，还包括其他市场，如汽车和无线系统[10] 技术参数对比 - UCIe-S（2D）数据速率4-64 GT/s，UCIe-A（2.5D）带宽密度达1646 GB/s/mm²，UCIe 3D功率效率目标<0.05 pJ/b[9] - UCIe-S带宽海岸线（GB/s/mm）在48G/64G时达370，UCIe-A达2634，凸点间距（Bump Pitch）从100-130μm（2D）缩至<10μm（3D）[9]