**公司：谷歌** * **TPUv9项目处于早期评估阶段** 正在进行分模块、分线路的评估，包括IP评估、EDA以及CAE仿真分析[1] * **TPUv9的核心技术方向已基本明确** 包括采用3D堆叠技术以及采用定制化的HBM[1] * **TPUv9的设计核心目标** 是为超大规模推理基础设施服务，要求在处理高batch size的同时支持深度推理[1] * **TPUv9面临的设计挑战** 是片上SRAM缓冲容量不足，导致大量权重访问需在HBM和主计算芯片间反复进行，造成计算效能损失[2] * **TPUv9的3D堆叠结构方案** 计算芯片会更靠近中介层，SRAM堆叠在计算芯片上方[2] * **TPUv9的3D堆叠技术细节** 3D存储器与计算Die之间采用混合键合技术，能提供接近片内I/O的连接密度，目前技术已能实现每平方毫米1万至2万个触点[3] * **TPUv9的供应链合作模式（当前）** 在项目早期阶段，主要是新思与谷歌直接合作，博通参与度不高，也未涉及联发科[4][5] * **TPUv9的供应链合作模式（未来潜在）** 未来存在谷歌TPU完全采用英特尔前后道工艺的可能性，但这仍是较远期的规划[3][4] * **TPUv9的物理尺寸预期** 预计TPUv9这一代的Die Size会变得更大，可能出现类似英伟达Ultra这种多Die整合的结构[6] **行业：半导体设计、制造与封装** * **先进封装技术趋势** 3D堆叠主要指对计算Die进行进一步堆叠，整合3DDRAM和SRAM或其混合体[1] 将SRAM集成到中介层内部的方案基本不会采用[2] 中介层的横向片间通信不适合高速、大容量的通信需求[3] * **先进半导体工艺节点动态** 英特尔18AP工艺当前主要服务于英伟达和苹果[3] 预计到2027年，当18AP工艺进入规模量产，14AE工艺进入早期风险市场阶段时，由于工艺已得到验证，英特尔可能会引入博通这类ASIC设计服务业务[3] * **半导体设计服务商策略** 博通目前处于场外待命状态，不愿用其客户的项目为英特尔的18AP工艺进行风险爬坡[3] 一旦14AE工艺成熟，博通的一个核心客户确实是谷歌[3] * **行业公司表现评估** 联发科在TPUv8项目上的表现据称不佳[5]

行业与公司 * **行业**：半导体设计、先进封装、人工智能加速器芯片[1] * **公司**：谷歌 (Google)、英特尔 (Intel)、博通 (Broadcom)、新思 (Synopsys)、联发科 (MediaTek)[3][4] 核心观点与论据 * **谷歌TPUv9技术方案**：整体方案处于早期评估阶段，但关键技术方向已基本明确，包括采用**3D堆叠**技术以及对计算Die进行堆叠，并整合3D DRAM和SRAM或其混合体[1]；核心目标是服务超大规模推理基础设施，要求在处理高batch size的同时支持深度推理[1] * **谷歌TPUv9封装方案**：在3D堆叠结构中，**计算芯片更靠近中介层**，SRAM堆叠在计算芯片上方[2]；计算芯片与3D存储器之间采用**混合键合**技术，该技术目前能实现每平方毫米1万至2万个触点，对于存储器I/O已足够[3] * **谷歌TPUv9供应链与合作伙伴**：项目早期阶段，在架构评估、关键技术选型和IP选择层面，主要是**新思与谷歌直接合作**，博通参与度不高，也未涉及联发科[4]；联发科在TPUv8项目上的表现据称不佳[4]；未来合作模式取决于谷歌的商业决策[4] * **潜在制造合作方**：目前没有TPU项目前道在台积电、后道在英特尔的方案，主流趋势是完全在美国本土制造[3]；**英特尔18AP工艺**当前主要服务于英伟达和苹果[3]；预计到2027年，当18AP工艺进入规模量产、14AE工艺进入早期风险市场阶段时，英特尔可能会引入博通这类ASIC设计服务业务[3]；博通目前不愿用其客户项目为英特尔的18AP工艺进行风险爬坡[3]；一旦14AE工艺成熟，**博通的一个核心客户确实是谷歌**，未来存在谷歌TPU完全采用英特尔前后道工艺的可能性，但这是较远期规划[3][4] 其他重要内容 * **设计挑战**：当前设计面临的挑战是片上SRAM缓冲容量不足，导致大量权重访问需在HBM和主计算芯片间反复进行，造成计算效能损失[2] * **技术细节**：虽然存在不使用HBM的备选方案，但**采用定制化的HBM是主流方向**[1]；将SRAM集成到中介层内部的方案基本不会采用[2]；中介层是平面结构，其横向的片间通信不适合高速、大容量的通信需求[3] * **产品预期**：预计TPUv9这一代的**Die Size会变得更大**，可能会出现类似NVIDIA Ultra这种多Die整合的结构[5]

铠侠停产通知核心事件 - 2026年3月31日，全球NAND闪存巨头铠侠发布停产通知，其32nm、24nm、15nm制程的2D浮栅式NAND以及BiCS FLASH™第三代3D NAND全系产品进入生命周期尾声 [1] - 停产覆盖SLC、MLC、TLC全类型颗粒，以及Wafer晶圆、BGA、TSOP、eMMC、UFS、Normal SD等几乎所有封装形态 [1] - 客户最晚需在2026年9月30日前完成最后一次备货下单，铠侠最终发货截止至2028年12月31日 [1][3] 被淘汰的技术与产品 - **2D浮栅式NAND**：32nm、24nm、15nm制程曾是2010-2018年间的主流工艺，广泛应用于低容量存储场景，是SLC、MLC的主流载体 [7] - **SLC颗粒**：每个单元存1bit数据，寿命长、可靠性高，用于工业控制、军工、车规级等高可靠领域 [8] - **MLC颗粒**：每个单元存2bit数据，平衡性能与成本，曾是U盘、存储卡、早期SSD、机顶盒、路由器的标配 [8] - **早期2D TLC颗粒**：密度提升但寿命下降，主要用于入门级消费存储 [8] - **BiCS FLASH™第三代3D NAND**：约64-96层堆叠，是2018-2020年的主流3D技术，首次实现3D NAND规模化商用，但相比当前200层以上的先进3D NAND已无竞争力 [9] 停产背后的驱动因素 - **产能资源重新分配**：存储晶圆厂的无尘室、设备等资源稀缺且扩产成本高，老制程单位产值远低于主流128层以上TLC/QLC 3D NAND及HBM，公司需将产能集中到BiCS 8/9代（218层以上）及下一代332层堆叠的先进3D NAND，以及AI服务器所需的高端SSD、UFS产品上 [12] - **市场需求结构性萎缩**：消费电子领域对低容量SLC/MLC需求暴跌；工业与汽车领域需求规模小、订单分散，无法支撑规模化产线运营 [13] - **供应链与经济性变化**：随着三星、SK海力士、美光等巨头同步缩减老制程产能，配套供应链逐步萎缩，同时先进3D NAND成本持续下探，128层TLC的单GB价格已低于部分老制程MLC [14] - **具体数据佐证**：TSOP封装NAND在全球市场的占比已从2023年的8.2%骤降至2025年的4.7%，2027年预计跌破2% [13] 对产业链的冲击与影响 - **受冲击最严重的领域**：工业控制、汽车电子、嵌入式领域，这些领域对高可靠、宽温、长生命周期的SLC和老制程MLC有刚需，产品迭代周期长，难以快速切换 [16] - **价格与供应预测**：行业机构预测，2026年下半年起，老制程NAND（尤其是TSOP、SLC）价格将上涨15%-20%，供需缺口或持续至2029年 [16] - **客户过渡时间紧迫**：客户需在2026年9月30日前完成最后一次备货下单，最终发货截止日为2028年12月31日，通知要求客户尽快联系销售代理讨论替代方案 [16] 国产存储的替代机遇 - **国际巨头退出留下的市场空白**：长江存储、江波龙、普冉股份等国产企业迎来填补低容量、老制程NAND缺口的替代机遇 [17] - **具体国产厂商进展**： - 长江存储已量产第五代3D NAND（294层），同时布局低容量工业级产品线，可覆盖eMMC、UFS、BGA封装替代方案 [18] - 江波龙自研4xnm/2xnm SLC NAND，覆盖512Mb-8Gb容量，支持TSOP、WSON、BGA封装，已量产车规级、工业级宽温产品 [18] - 普冉股份、兆易创新深耕NOR Flash与低容量NAND，在工控、车载嵌入式领域已实现规模化导入 [18] 存储产业未来发展趋势 - **2D NAND时代终结**：铠侠此次行动后，三星、美光、SK海力士均已明确缩减或关停2D NAND产线，预计2028-2029年全球将全面告别2D NAND时代 [21] - **3D NAND向超高堆叠与密度发展**：行业竞争焦点转向200层以上先进3D NAND，堆叠层数每提升一代，单颗容量翻倍、成本下降30%-40% [22] - 铠侠量产218层BiCS 8，研发332层BiCS 10 [22] - 三星量产286层V9，规划400层V10 [22] - 长江存储294层晶栈XTacking® 4.0已追平国际一线 [22] - **厂商向AI基础设施供应商转型**：存储巨头如铠侠、三星正聚焦AI服务器、自动驾驶等场景，推出高性能企业级SSD、UFS 4.1等解决方案，竞争从“标准化芯片”转向“场景化存储方案” [23]

公司技术布局与产品开发 - 快克智能在互动平台表示，其TCB热压键合设备目前正针对HBM堆叠工艺进行开发 [1] - 公司指出，HBF与HBM结构类似，均依托Chiplet异构集成、CoWoS封装与3D堆叠技术 [1] - 公司表示，未来可根据HBF的具体应用需求对设备进行迭代 [1] 行业技术趋势 - HBM与HBF均代表了先进的封装技术方向，其核心依赖于Chiplet异构集成、CoWoS封装与3D堆叠 [1]

公司技术布局与产品开发 - 快克智能在互动平台表示，其TCB热压键合设备目前正针对HBM堆叠工艺进行开发 [1] - 公司指出，HBF与HBM结构类似，均依托Chiplet异构集成、CoWoS封装与3D堆叠技术 [1] - 公司表示，未来可根据HBF的具体应用需求对TCB热压键合设备进行迭代 [1] 行业技术趋势 - HBF与HBM均代表了先进的封装技术趋势，其核心依赖于Chiplet异构集成、CoWoS封装与3D堆叠 [1]

行业格局与竞争态势 - 佳能于2011年进入后工序光刻设备市场 目前几乎垄断了半导体巨头使用的后工序光刻设备[2] - 阿斯麦在前工序光刻设备领域占绝对优势 其涉足后工序对佳能构成了威胁[2][6] - 尼康也计划在2027年3月之前推出后工序光刻设备 加入该领域的竞争[6] - 在先进封装领域 台积电 英特尔 三星电子等半导体制造商竞相开发技术 并在中间基板的大小 材料 设计方法等方面展开开发竞争[7] 市场趋势与需求驱动 - 为了提高最尖端半导体的性能 后工序的重要性日益突出[2] - 面向AI的半导体中 “先进封装”技术正逐渐普及 这推动了后工序光刻设备市场的扩大[4] - 先进封装中的“3D堆叠”技术比平面连接芯片的方式更能缩短布线长度 可使功耗最多减少一半 同时提升单个芯片的处理能力[7] - 随着芯片数量增加 用于承载芯片的中间基板也在变大 未来预计将更多采用从浪费更少的大型方形基板切割的方式[7] 主要参与者动态与技术路径 - 阿斯麦已于2025年9月前开始出货专用于先进封装的光刻设备 并已交付给全球领先的半导体企业[4] - 阿斯麦开始供货的“XT:260”设备 其生产效率是前工序用光刻设备的4倍 且能处理更厚的基板 减少基板翘曲问题[6] - 佳能的后工序设备采用转印原有电路图案的“光掩模”方式 尼康则计划采用无需掩模的“数字曝光”技术[6] - 在后工序设备的推动下 佳能2025年的光刻设备销量达到241台 5年内几乎翻了一番[6] - 除光刻设备外 松下控股也开发了垂直堆叠芯片的设备以满足AI半导体需求 计划2027年销售[7] 技术挑战与行业特点 - 与前工序不同 后工序技术开发的方向尚未明确 设备厂商需要具备捕捉行业趋势和需求的能力[7] - 后工序光刻设备的关键在于能否解决后工序特有的需求 例如处理基板翘曲等问题[6]

行业需求与增长动力 - 从资本开支角度看，硅片需求在晶圆厂产能扩张下有望持续增加，中国大陆资本开支位居全球首位 [1] - 高端制程及特色工艺硅片类别仍有较大国产化率提升空间 [1] - 从技术进步角度看，3D堆叠对单位硅片耗用量呈现明显增加态势 [1] - 从周期角度看，AI需求有望拉动半导体景气周期重启 [1] 公司前景与预期 - 国内大厂有望在扩产中布局下一代3D堆叠的芯片产品 [1] - 看好国产半导体硅片企业整体的出货量增长及产品价格修复预期 [1]

公司上市进程 - 壁仞科技于12月22日启动招股，计划发行24769.28万股H股，预期H股将于2026年1月2日开始交易 [1] - 公司在12月15日至12月22日的一周内，快速完成了获得境外发行上市备案、通过港交所聆讯及开启招股等上市前最后冲刺 [1] - 紧随摩尔线程成为科创板“国产GPU第一股”后，壁仞科技即将成为“港股GPU第一股” [1] 公司发展历程与团队 - 公司由前商汤科技总裁张文于2019年9月在上海创立 [1] - 核心团队招募了前海思自研GPU团队负责人洪洲等顶尖人才 [1] - 公司创立之初便决定对标国际大厂的下、下一代产品，而非上一代产品，以研发用于训练及推理的“大芯片” [1] 产品研发与商业化路线 - 首款产品BR106于2020年开始研发，2021年流片成功，2023年1月实现量产，从设计到商业化用时约三年 [2] - 第二款产品为边缘及云推理芯片BR110，于2022年流片成功，2024年10月实现量产 [2] - 2024年开始研发第二代旗舰数据中心芯片BR20X系列，预计2026年商业化上市 [2][3] - 正在规划未来一代产品BR30X（用于云训练及推理）和BR31X（用于边缘推理），预计2028年商业化上市 [2][3] 技术特点与创新 - 公司是中国首家采用2.5D芯粒技术封装双AI计算裸晶的公司 [3] - 采用芯粒设计以缩短复杂GPGPU芯片的上市时间，并在成本、良率及设计灵活性方面具有优势 [3] - 2025年通过芯粒技术将两个BR106裸晶和四个DRAM集成，推出了高性能BR166芯片，其峰值算力、内存等性能是BR106的两倍 [4] - 正在研发3D堆叠、CPO等先进技术，以提升计算密度、内存带宽并降低大型数据中心GPU集群的互连能耗 [4] 硬件产品与系统能力 - 基于自研GPU芯片，打造了包含PCIe板卡、OAM及服务器在内的壁砺系列商用硬件产品线 [4] - 服务器可互连为超节点并扩展为集群，以满足大规模算力需求 [5] - 开发了专有的BLink系统，实现GPU卡之间的直接连接，最大双向数据传输速率高达每通道64GB/s [5] - 2024年获得了具有里程碑意义的商业化AIDC千卡GPU集群项目 [5] 财务表现与客户 - 收入快速增长：2022年收入0.5百万元，2023年增至0.62亿元，2024年大幅增长至3.368亿元，2025年上半年收入由去年同期的0.393亿元增长至0.589亿元 [6] - 2025年上半年，智能计算集群租赁服务贡献收入70.7万元，占当期收入的1.2% [5] - 客户结构优化：2024年及2025年上半年，引入了更多特定行业的领先企业，而2023年客户规模较小，主要用于试用 [6] - 毛利率变化：2022年至2025年上半年，毛利率分别为100%、76.4%、53.2%、31.9%，变动主要由于客户特有需求导致售出产品组合变化 [6] 研发投入与亏损 - 研发投入巨大：2022年至2025年上半年，研发开支分别为10.179亿元、8.856亿元、8.27亿元、5.716亿元 [7] - 研发开支占当期总收入比例极高，分别为203980.0%、1427.8%、245.5%、970.4% [7] - 同期产生巨额亏损：2022年至2025年上半年，年内亏损分别为14.743亿元、17.44亿元、15.381亿元、16.005亿元 [7] - 预计2025年亏损净额将大幅增加，主要由于研发开支上升以推动BR20X等新一代产品的流片进程，以及财务成本上升 [8] 市场地位与订单 - 按2024年收入计算，公司在中国智能计算芯片市场及GPGPU市场的份额分别为0.16%及0.20% [8] - 预计2025年在上述两个市场的份额将分别达到约0.19%及0.23% [8] - 截至2025年12月15日，公司有24份未完成的具有约束力的订单，总价值约为8.218亿元 [8] - 另订立了五份框架销售协议及24份销售合同，总价值约为12.407亿元 [8]

报告行业投资评级 - 报告未明确给出对行业或公司的具体投资评级 [1][2][3][4][5][6][7][8][9][10][12][14][15][17][19][20][21][22][23][24][25][26][27][28][29][30][31][32][33][34][35][36][37][38][39][40][41][42][43][44][45][46][47][48][49][50][51][52][53][54][55][56][57][58][59][60][61] 核心观点 - 联华电子25Q3业绩稳健，产能利用率环比提升至78%，超出指引预期，主要得益于厦门12英寸晶圆厂的贡献 [1] - 公司22nm技术平台持续获得市场认可，营收占比已超过10%，预计2026年22/28nm收入将实现双位数增长 [2][24][26][39] - 管理层指引25Q4产能利用率约为75%，2025年全年晶圆出货量预计实现低十位数百分比增长，并对2026年全年晶圆出货量持续增长抱有信心 [3][25][26][33] - 公司维持2025年资本支出指引为18亿美元，其中90%用于12英寸晶圆厂，12i P3新产能预计于2026年1月开始量产爬坡 [3][22][40] - 在先进封装领域，公司正聚焦DTC和晶圆对晶圆堆叠技术，预计相关需求将在2026年末至2027年开始放量 [35][36][48][57] 财务业绩总结 - **25Q3营收**：591.27亿新台币，同比-2.25%，环比+0.63%，环比增长主要因晶圆出货量增加 [1][20] - **25Q3毛利率**：29.8%，同比-4.0个百分点，环比+1.1个百分点，环比提升系产能利用率改善 [1][20] - **25Q3归母净利润**：149.8亿新台币，同比+3.52%，环比+68.28% [1][21] - **25Q3产能与出货**：晶圆出货量1000千片（折合12英寸），环比+1.16%；产能利用率78%，环比+2个百分点；ASP为862美元（折合8英寸），同比-9.0%，环比-6.7% [1][21] - **25Q4业绩指引**：晶圆出货量环比持平，以美元计价ASP保持稳定，毛利率预计27%-29%，产能利用率预计75% [3][25][28] 业务分项表现 - **分行业收入占比**：25Q3通讯/消费类/电脑/其他占比分别为42%/29%/12%/17%，环比变化为+1个百分点/-4个百分点/+1个百分点/+2个百分点 [2][21] - **分制程收入占比**：25Q3 40nm及以下收入占比52%，环比-3个百分点；其中22/28nm收入占比为35%，环比-5个百分点；22nm收入占比持续提升至超过10% [2][21][24] - **分地区收入占比**：25Q3 亚洲/北美/欧洲/日本收入占比分别为63%/25%/8%/4%，环比变化为-4个百分点/+5个百分点/持平/-1个百分点 [2][21] 技术与产能规划 - **技术进展**：22纳米技术平台在图像信号处理、Wi-Fi、高端智能手机显示驱动IC等领域动能强劲；55纳米BCD平台已具备商用条件，可拓展至汽车和工业领域 [24][26] - **产能扩张**：厦门12英寸晶圆厂月产能已接近3.2万片；新加坡12i P3厂按计划将于2026年1月开启量产爬坡 [3][21][40] - **先进封装**：公司正开发2.5D硅中介层方案及3D封装技术，当前2.5D封装产能维持在6000片/月，未来技术路线将以DTC为核心 [35][46][48] 行业与市场数据 - **电子行业规模**：股票家数512只，占比9.9%；总市值13244.6十亿元，占比12.5%；流通市值11816.7十亿元，占比12.3% [4] - **电子行业指数表现**：近1月绝对表现-4.5%，相对表现-4.0%；近6月绝对表现43.1%，相对表现20.6%；近12月绝对表现51.2%，相对表现34.1% [6]

文章核心观点 - 半导体刻蚀设备用量和重要性将显著提升 主要受光刻多重图案化路线采用 三维堆叠存储和近存计算需求 以及晶体管结构升级三大技术趋势推动 [1][2] - 长期看半导体设备国产化方向明确 短期2025年国内半导体晶圆厂投资表现相对平淡 但随国内头部存储厂商新一期项目启动及先进逻辑厂商扩产力度加大 半导体设备有望进入新一轮快速增长期 [1] 技术趋势推动刻蚀设备需求 光刻多重图案化 - EUV光刻技术路线受限 DUV多重图案化成为国产突围关键 带动刻蚀设备用量成倍提升 [3] - 自对准四重图案化(SAQP)方案需要4次刻蚀和2次光刻完成精细图案 DUV方案下刻蚀设备使用步骤增加至EUV方案的4倍 刻蚀设备用量提升至4倍 [3] 三维堆叠存储和近存计算 - 3D NAND为提升存储密度将存储单元垂直堆叠 主流产品超200层 未来向1000层迈进 DRAM未来也有类似3D堆叠技术路线 [4] - 从32层提高到128层过程中 刻蚀设备用量占比从35%提升至48% 随层数增加需要更高深宽比刻蚀设备 232层3D NAND采用60:1深宽比刻蚀设备 后续90:1刻蚀技术有望用于3XX层及更高层数3D NAND量产 [4] - AI训练和推理对存储带宽需求提升 衍生HBM+CoWoS CUBE等近存计算方案 需要TSV工艺实现3D连接 TSV工艺中刻蚀和填充设备占比接近70% 进一步增加刻蚀设备需求 [4] 晶体管结构升级 - GAAFET是接替FinFET的下一代晶体管技术 台积电2025年在2nm导入该技术 国内预计将迭代跟进 [5] - GAA相比FinFET刻蚀工艺用量显著增加 FinFET有5道步骤涉及刻蚀工艺 GAA晶体管有9道步骤涉及刻蚀工艺 增量步骤主要来自纳米线结构形成 [5] - 刻蚀设备在先进制程中用量占比从FinFET时代的20%上升至GAA架构下的35% 单台设备价值量同比增长12% [5] - GAA晶体管新增高选择性SiGe各向同性刻蚀需求 主流采用原子层刻蚀(ALE)方式完成 国内厂商已进行相关研发布局 有望应用于3nm及以下GAA结构 纳米片结构等高精度逻辑芯片刻蚀 [5] 投资建议 - 建议重点关注半导体刻蚀设备以及相关配套设备及零部件环节 [1]