行业竞争格局 - 台积电、英特尔、三星和日本Rapidus正在2纳米工艺领域展开激烈竞争，台积电虽实力雄厚但面临追赶者压力[1] - 在2nm尚未量产时，行业已开始关注1纳米技术研发，显示技术迭代加速[1] 光刻技术进展 - ASML与Imec建立五年合作，专注于2nm以下工艺开发，涉及High-NA EUV等最新光刻工具[3] - 合作内容包括Twinscan NXT/EXE光刻系统、YieldStar计量方案和HMI检测工具[3] - High-NA EUV系统单台成本达3.5亿美元，新协议使Imec首次能在自有设施直接使用该技术[4][5] 台积电1nm布局 - 台积电组建1nm研发团队，计划在台湾南部建设含6条生产线的Giga-Fab超级晶圆厂[6] - 前三座厂(P1-P3)生产1.4nm芯片，后三座(P4-P6)专注1nm芯片，可能扩展至0.7nm工艺[6] - 公司计划2026年量产1.6nm工艺，比原计划提前一年，三星和英特尔预计2027年推出1.4nm工艺[7] 光掩模技术突破 - 日本DNP实现2nm EUV光掩模所需精细图案分辨率，比3nm工艺缩小20%[9][10] - 完成High-NA EUV光掩模标准评估并开始供应样品，目标2027财年量产2nm光掩模[10] - 与imec合作推进1nm光掩模技术研发，建立与传统EUV不同的制造工艺流程[10] 1nm技术路线图 - Imec公布1nm晶体管路线图，涵盖A7(0.7nm)至A2(0.2nm)节点创新设计[12] - GAA/纳米片晶体管将在2nm节点取代FinFET，CFET晶体管预计2032年问世[12][13] - 机器学习需求每6个月翻倍，需通过尺寸缩放、新材料和系统优化三方面应对[14] 制造工艺挑战 - High-NA EUV光刻机(0.55孔径)预计2026年量产，可实现单次曝光8nm分辨率[16] - 背面供电技术可提升晶体管密度和性能，但需解决散热问题[17] - 互连技术成为主要瓶颈，研究石墨烯等新材料替代铜导线[18] - 3D芯片设计EDA软件缺乏制约3D互连技术发展，正与Cadence合作开发解决方案[19]

日本政府对Rapidus的资助与质疑 - 日本政府通过内阁会议决定修法，允许投入巨资帮助半导体新创公司Rapidus [1] - Rapidus面临最大不安因素是缺乏足够客户需求，一旦生产出货量将达数亿颗但无相应客户支撑 [1] - 台积电和三星开发先进半导体时会提前与苹果、高通等大客户建立合作确保订单，而Rapidus缺乏此类合作模式 [1] Rapidus的制程战略争议 - 井上弘基认为Rapidus聚焦2纳米制程决策已"过时"，因摩尔定律放缓导致制程微缩效益递减 [2] - 建议日本将重点转向先进封装领域，这与日本企业设备及材料优势相关且资金需求较低 [2] - Rapidus应暂缓量产计划，集中资源于研发而非高风险量产阶段 [2] Rapidus的资金与经营模式问题 - Rapidus所需资金预估为5万亿日元，但民间投资仅73亿日元且后续未增加，显示民间部门不愿接手 [2] - 古贺茂明指出Rapidus工厂开工仪式到场多为设备厂商高层，实际支持有限 [2] - 建议政府应支持现有公司或有潜力新创而非从零建立新公司，可节省资金并开启新可能性 [2]

图片来源： ACQUIRED Morris ：我和黄仁勋的关系始于他寄给我的一封信，我想那是在 1997 年。信是寄到邮局的，我在新竹收到的。 信中说，他们是英伟达，黄仁勋是这家公司的 CEO ，这是一家小公司，但他们开发了一些很有前景的芯片，且正在寻找一家代工厂。他们曾联系过台积电 在圣何塞的办公室，但没有得到任何回复。他希望我联系黄仁勋，因为英伟达真的很想与台积电合作。 我下周正好要去美国，所以这封信不仅引起了我的好奇心，还让我有点生气，因为我一直告诉我们的销售人员，我们绝不能忽视潜在客户，即使客户看起 来很小。 Z Highlight 张忠谋（ Morris Chang ），美籍华人，被誉为 " 半导体教父 " ，毕业于麻省理工学院和斯坦福大学，曾在德州仪器工作 25 年，后于 1987 年创立台积电（ TSMC ），在他的领导下，台积电成为全球最大的芯片代工厂，推动了半导体产业的变革。本文是他做客《 Acquired 》播客时所分享的台积电历史上一些 关键时刻的故事。 Ben ：听众朋友们，这件事真的发生了。我们上周在台北张博士的办公室录制了今天的这期节目。我们飞往台湾，进行了为期 48 小时的短暂行 ...

摩尔定律的终结与AI计算的崛起 - 摩尔定律预测晶体管数量每两年翻倍的传统即将结束，晶体管已接近原子级极限，进一步缩小变得极其昂贵和复杂 [1] - AI计算能力每年提升5倍，远超摩尔定律每两年2倍的速度，主要依赖并行处理、专用硬件和算法优化 [3] - AI计算能力每六个月翻一番，得益于GPU/TPU等专用硬件和模型量化等技术进步 [6] 行业领导者与技术创新 - Nvidia开发高度专业化AI处理器，提供惊人速度和效率以满足LLM训练需求 [3] - 特斯拉Dojo超级计算机将AI训练时间从数月缩短至数周，能耗降低，专为自动驾驶技术优化 [4][5] - Google DeepMind的AlphaCode通过优化代码编写效率推动AI生成软件开发，其学习模型能动态适应现实数据 [5] 超级智能(ASI)的发展路径 - 专家预测ASI最早2027年出现，AI已具备递归式自我改进能力，可优化算法且无需人工干预 [2][5][6] - 神经架构搜索(NAS)技术使AI能自主设计神经网络，提升效率性能，是迈向超级智能的关键 [7] - OpenAI和DeepMind研究RLHF等安全措施，但AI安全性进展滞后于技术发展速度 [7][12] AI对行业的影响潜力 - 医疗领域：ASI可加速药物发现、改善诊断并开发抗衰老疗法 [9] - 经济领域：自动化重复性工作，释放人类创造力与问题解决能力 [10] - 环境领域：优化能源使用、资源管理及污染治理方案 [10] 技术变革的核心驱动力 - AI通过改变计算范式(并行处理/专用硬件)而非晶体管微缩突破性能瓶颈 [3] - 大型语言模型(如GPT-4/Gemini)推动对强大算力的需求，形成正反馈循环 [3] - 自我改进算法使AI系统能持续提升效率，加速行业向自主进化时代迈进 [5]

图 6A 和图 6B ：传统模式（应用程序和数据分散在多个微型 GPU 上）与局部模式（应用程序部分限制在各 自微型 GPU 及其本地内存中）的比较 NVIDIA 的专利设想了实现这种本地化的三个主要组件： 如果您希望可以时常见面，欢迎标星收藏哦~ 来源：内容编译自wccftech，谢谢。 NVIDIA 仍然稳坐GPU 计算领域的前沿，因此在整个 AI 领域享有无与伦比的主导地位。然而， 科技行业的领导地位需要近乎不断的创新。而 NVIDIA 似乎正在提供大量的创新，至少目前是这 样。 NVIDIA于2025年3月6日申请了一项新专利，专利号为US20250078199A1。专利中提出的"局部 模式统一内存GPU"解决了现代GPU计算中的一个重大挑战：如何在不牺牲速度的情况下构建越来 越强大的GPU。随着当今GPU的规模越来越大，通常跨越多个物理芯片，从远端内存访问数据变 得明显更慢——就像从城另一头的图书馆拿书与从你的书桌上拿书一样。 该专利设想 GPU 的离散部分在本地范围内工作以存储和访问数据并执行计算，从而减少访问远程 计算资源所固有的延迟。毋庸置疑，这项专利的物理表现将大大加快基于 GPU 的计算速 ...

EUV技术发展现状 - EUV技术已突破10nm及以下制程限制，展现出不可替代优势[1] - 英特尔、imec、美光、三星等公司近期宣布重要进展，加速EUV商用应用[1] - High NA EUV光刻机成为2025年SPIE大会讨论焦点[2] 英特尔High NA EUV应用 - 英特尔首家购买High NA EUV光刻机，每台价值3.5亿欧元[3] - 使用两台ASML High-NA Twinscan EXE:5000实现季度处理30,000片晶圆[3] - 高数值孔径机器仅需一次曝光和"个位数"处理步骤，完成传统三次曝光40步骤工作[3] - 正在测试18A制造技术，计划用于14A（1.4nm级）芯片生产[3] High NA EUV技术优势 - ASML Twinscan EXE工具单次曝光实现8nm分辨率，显著优于低NA EUV的13.5nm[4] - 高NA EUV将曝光场减少一半，需要芯片设计变更[4] - 不同芯片制造商对高NA EUV采用策略存在差异[4] imec技术突破 - imec实现单次High NA EUV曝光20nm间距金属线结构，良率达90%以上[5][6] - 测试结构（蛇形和叉形）显示随机缺陷数量较少[6] - 电子测试验证了High NA EUV光刻扫描仪及其生态系统能力[8] - 预计2025-2026年实现High NA EUV大批量生产[8] 美光EUV应用进展 - 美光首次在1γ DRAM节点采用EUV技术，推出16Gb DDR5设备[11] - 新器件功耗降低20%，位密度提高30%[11] - 1γ工艺结合EUV与多重图案化DUV技术[15] - 计划使用1γ技术制造GDDR7、LPDDR5X等产品[15] - 获得日本政府465亿日元补助，计划投资5000亿日元[16] 存储厂商竞争格局 - 三星最早将EUV应用于DRAM生产，14nm工艺采用5个EUV层[14] - SK海力士2021年将EUV应用于10nm级第四代DRAM[14] - 美光加入EUV竞争，三家存储厂商技术路线差异明显[17] - 三星和SK海力士计划2023年下半年引入High NA EUV机器[17] 三星EUV薄膜技术 - 三星决定采购日本三井化学EUV光罩薄膜，价值数十亿韩元[22] - 三井化学纳米管薄膜年产能将达5,000片[22] - 三星自主研发EUV薄膜透射率达88%，但商用需90%以上[23] - 推动EUV薄膜国产化，开发碳纳米管薄膜技术[25] 新兴光刻技术 - 瑞典AlixLabs开发原子层蚀刻间距分割技术(APS)[26] - APS可在硅片上蚀刻5nm以下特征，无需多重图案化[27] - 技术可降低成本和环境影响，beta工具将于2025年推出[27]

超新星与EUV光刻技术的联系 - 超新星爆炸与EUV光刻技术中的锡等离子体爆炸存在物理相似性，包括等离子体膨胀、冲击波传播和稀薄氢环境的作用 [1][2][3] - 锡等离子体爆炸的温度达到太阳表面温度的40倍（约200,000°C），以产生13.5纳米的EUV光 [2][8] - 使用天文观测设备（如H-α滤光片和CCD相机）研究锡爆炸冲击波，借鉴了超新星残骸的分析方法 [3][11] EUV光刻技术发展 - EUV光刻是突破芯片制程瓶颈的关键技术，需将波长缩短至13.5纳米（传统紫外光的1/30）以制造更小晶体管 [6][8] - ASML的EUV系统通过激光脉冲轰击锡液滴（每秒50,000次）产生等离子体，每年可生成近1万亿次脉冲 [9][10] - 技术挑战包括锡碎片污染（1纳米厚度即可导致设备停机）和维持稳定能量输出 [10][14] 技术突破与跨学科应用 - 泰勒-冯·诺依曼-谢多夫公式（原用于核爆炸分析）被用于计算锡爆炸能量，验证了与超新星冲击波的统一物理模型 [13][14] - 优化氢气环境参数（流速、密度）以清除锡碎片，提升EUV光源的可靠性和寿命 [11][14] - EUV光源的标准化（类似Ia型超新星的"标准烛光"）是实现芯片制造一致性的核心目标 [16] 行业影响与历史背景 - 摩尔定律的延续依赖EUV技术，晶体管数量从1971年的2,000个增至2024年的2,000亿个 [7] - 光刻技术演进：从汞灯（436纳米）到激光（193纳米），再到EUV（13.5纳米），期间采用浸没式光刻等过渡方案 [7][8] - ASML的EUV光刻机被描述为"有史以来技术最先进的工具"，推动芯片性能飞跃 [10] 跨领域科学启示 - 天文学与半导体技术的交叉创新：超新星研究为EUV光源开发提供物理模型，量子力学起源同样受益于光谱分析 [15][16] - 实验室等离子体研究与宇宙现象的类比，拓展了工程问题的解决思路 [3][16]

以下文章来源于南风窗 ，作者荣智慧 南风窗 . 冷静地思考，热情地生活。 芯片必须越来越小。 作者 | 荣智慧 来源 | 南风窗 （ID：SouthReviews） 半导体领域的事儿，越来越"矛盾"。 晶体管的通道、软硬件之间的"次元壁"越来越小。而国家之间的"墙"越来越大。 在越来越小的领域，英伟达、AMD和台积电赚得盆满钵满。在越来越大的领域，金钱像 筹码一样押在跷跷板的两头——一头是美国，身后坐着拉美"后院"伙伴，非洲国家跟随 其后；一头是中国，东南亚和南亚正等着溢出的供应链；中国台湾、日本和韩国首鼠两 端。 更顽固的是消费者，今年大伙儿牢牢捂紧钱包，什么也不想买。随着当选总统特朗普第 二任期的逼近，更多的出口禁令、更高的关税、供应过剩和更富创造性的制裁规避方法 将在2025年出现。 越来越小 按价值计算，半导体现在是世界上交易量第三大的商品，仅次于石油和汽车。 处理能力每两年翻一番的摩尔定律，成功运行了半个多世纪。2 0 1 7年，英伟达创始人黄 仁勋宣布摩尔定律已死。2 024年，摩尔创立的英特尔的首席执行官帕特·基辛格坚称摩尔 定律还活着，年底，基辛格被大失所望的股东"炒了鱿鱼"。 在2024年， ...

台积电的行业主导地位 - 台积电生产全球60%的逻辑芯片和90%的5纳米以内先进芯片 [3] - 在先进芯片制造领域仅剩三星和英特尔两个对手，但三星面临3纳米良率问题和劳工罢工，英特尔则因巨额亏损收缩业务并裁员1.5万人 [5] - 台积电提出"Foundry 2.0"概念，业务范围覆盖芯片制造、封装、测试全流程，预计将行业规模从1150亿美元倍增至2500亿美元 [3][6] 芯片行业商业模式演变 - 早期芯片公司如英特尔、德州仪器采用IDM模式控制全流程 [4] - 随着制程技术迭代成本飙升，行业转向专业化分工，封测业务率先外包 [4] - 台积电创始人张忠谋预见到芯片设计公司(Fabless)的兴起，从成熟芯片代工切入并积累规模优势 [6] 台积电的技术与业务拓展 - 从"Foundry 1.0"纯制造扩展到掩膜版和先进封装环节 [6] - 掩膜版市场规模近百亿美元，台积电已是全球最大制造商 [8] - 先进封装技术CoWoS和InFO获得市场认可，H100芯片中封装费用(723美元)远超代工费用(155美元) [8] - 先进封装毛利率已达53%，是头部封测厂商的三倍 [9] 台积电的商业循环模式 - 通过高额资本投入建立技术优势(近三年每年超300亿美元) [12] - 吸引苹果等大客户形成规模效应，2010年借款70亿美元为苹果建厂 [12] - 摩尔定律衰退下转向先进封装作为新增长点，计划今明两年CoWoS产能翻倍 [18] 行业竞争格局与挑战 - 制程进步成本激增：3纳米厂需投资近200亿美元，但性能收益递减 [12] - 芯片单位成本在20纳米后不降反升，每1亿逻辑门费用从0.29美元(65nm)增至4.01美元(3nm) [15][16] - 台积电成为供应链"单点故障"，美国通过《芯片法案》提供66亿美元补贴吸引其建厂 [22] - 台积电美国工厂建设成本是台湾的四倍，面临人才和文化适应挑战 [22]