文章核心观点 - 3D NAND闪存技术通过垂直堆叠和微缩化持续发展，以满足边缘和云端不断增长的存储需求，其性能提升速度远超大多数其他半导体器件 [1] - 实现3D NAND扩展的关键是极高深宽比的垂直通道蚀刻技术，而低温蚀刻工艺是当前实现这一目标的核心突破，它能显著提高蚀刻速率、改善轮廓垂直度并大幅降低能耗与碳排放 [1][12] - 工艺控制，特别是对蚀刻轮廓的精确控制，直接决定NAND闪存的性能和可靠性，人工智能与建模技术正被用于优化复杂的蚀刻参数，以降低成本并加速工艺开发 [2][15][16] - 随着3D NAND层数持续增加至400层以上，行业面临电荷迁移和单元间干扰等物理极限挑战，需要新的材料与结构创新（如空气间隙）来继续推进微缩化 [18][19] 3D NAND技术发展与需求驱动 - 边缘和云端存储需求增长推动了对更高容量闪存的需求 [1] - 3D NAND闪存每12到18个月更新一代，每代新产品带来50%更快的读写速度、40%更高的位密度、更低的延迟和更高的能效 [1] - 主要生产商包括三星电子、西部数据、铠侠（Kioxia）、SK海力士等 [2] 3D NAND的扩展方法 - 扩展主要通过三种方式实现：在x和y方向更紧密排列单元、垂直堆叠更多层、以及增加每个单元的位数（如从单比特到四层单元QLC） [5] - 自2014年从2D转向3D以来，行业主要采用垂直构建，并将逻辑电路置于存储阵列下方以缩小尺寸（芯片阵列下，CUA） [5] - 通过堆叠更多更薄的二氧化硅和氮化硅交替层（ON），每一代器件可增加30%的字线数量 [2] 垂直通道蚀刻的关键挑战与工艺 - 关键挑战是在保持合理蚀刻速率的同时，确保通道从上到下的垂直轮廓，轮廓均匀性直接关系到NAND的读写速度和编程/擦除效率 [2] - 以深度10微米、直径100纳米的孔为例，允许的轮廓偏差仅为10纳米，这相当于小于0.1%的轮廓偏差 [3] - 使用深反应离子刻蚀（DRIE）技术在芯片上刻蚀出数十亿个高深宽比（深度与宽度之比超过50:1）的圆柱体结构 [2] - 垂直通道蚀刻的纵横比已接近70:1，向100:1过渡将更具挑战性 [14] 低温蚀刻技术的突破与优势 - 低温蚀刻（0°C至-30°C）通过结合低温和新型化学方法，提高了反应离子刻蚀（RIE）的生产效率和垂直蚀刻效果 [12] - 较低温度可抑制不必要的侧壁蚀刻，同时增强离子迁移率和轰击效果 [12] - 该技术能将能耗降低至以往低温解决方案的一半，同时减少80%以上的碳排放 [1] - 使用HF气体进行蚀刻，与第一代低温工艺相比，温室气体碳排放量可减少84% [12] - Lam Research已在生产晶圆厂安装了1000个用于3D NAND的低温蚀刻腔 [13] - Lam Research和东京电子（TEL）是低温蚀刻领域大批量生产的主导企业，分别于2024年7月和2023年推出了新一代低温蚀刻机 [13] 人工智能与建模在工艺优化中的作用 - 蚀刻工艺有超过30个可调参数，人工智能可用于优化蚀刻轮廓，最小化形状变形 [15] - 宏碁（Acer）团队利用来自25片已加工晶圆的数据优化蚀刻工艺，降低了关键尺寸（CD）的变化，从而减少了工艺开发初期的晶圆消耗，降低了成本和开发时间 [15] - 人工智能程序能够优化33个蚀刻参数，以降低顶部CD、弓形CD、CD畸变和CD条纹程度的变化 [15] - 通过人工智能辅助的蚀刻工艺，彻底消除了因VC形状畸变导致的阈值电压异常，实现了可预测且优化的器件性能 [16] 未来微缩化面临的挑战与解决方案 - 随着字线层厚度减小（现有器件z轴间距约40纳米），会出现横向电荷迁移和单元间干扰问题，导致阈值电压降低、数据保持时间缩短等 [18] - 一种潜在的解决方案是用低介电常数的空气间隙取代字线之间的氧化物介质，以抑制单元间干扰 [18] - Imec设计了一种可重复的气隙方案，通过在沉积ONO堆叠层前对栅极间氧化层进行凹陷处理，使气隙与字线自对准，提供了可扩展的解决方案 [19] - 对于未来超过400层的芯片，为维持当前的2层堆叠结构，每层存储器通道孔的蚀刻深度至少需要8微米 [12]

文章核心观点 - 中国存储产业正迎来由AI算力、智能终端普及与数据中心建设驱动的“超级周期”，2025年国内存储芯片相关企业注册量同比激增41.4% [1] - 国内已形成覆盖“核心制造-芯片设计-模组集成-配套服务”的完整产业生态链，打破了海外厂商的长期垄断格局 [1] - 产业集群以长三角和珠三角为核心，核心企业在技术创新与市场份额上实现双重突破，正从“国产替代”向全球“引领”跨越 [1][58][59] 核心制造环节：国产替代的基石力量 - 制造环节是重资产核心，国内企业已在3D NAND和DRAM两大主流领域实现规模化量产，形成全球市场“第四极” [3] - **长江存储**：国内唯一专注3D NAND闪存设计制造一体化的IDM企业，自主研发Xtacking®架构，294层3D NAND产品已稳定量产，良率达行业主流或领先水平，2025年全球NAND市场份额达13% [4] - **长鑫存储**：国内规模最大、技术最先进的DRAM制造企业，19nm工艺良率表现亮眼，DDR5/LPDDR5X速率达行业天花板级别，24Gb大容量颗粒匹配数据中心需求，车规级DRAM已打入主流新能源车企供应链，正加速推进HBM3样品研发 [5] - **福建晋华**：专注于DRAM芯片制造的IDM企业，主攻利基型DRAM市场，产品覆盖DDR3、LPDDR2等，在中低端应用场景具备成本优势 [6] - **新芯股份**：国内领先的特色工艺存储芯片制造企业，专注于NOR Flash、特种存储等细分领域，产品具备高可靠性、抗恶劣环境等优势，应用于航空航天、国防军工等关键领域 [7] - **中芯国际**：为存储芯片设计企业提供特色工艺代工服务，涵盖NOR Flash、特种存储等，在28nm及以上成熟工艺节点具备规模化产能优势，2025年存储相关代工业务收入稳步增长 [8][9] - **华虹半导体**：特色工艺存储芯片代工核心企业，专注于为NOR Flash、功率存储芯片等提供代工服务，在90nm-28nm成熟工艺节点具备规模化产能，良率控制行业领先 [10] 芯片设计环节：技术创新的核心引擎 - 设计环节是产业链的技术核心，国内企业在NOR Flash、DRAM利基市场、存储控制芯片等领域实现技术突破 [12] - **澜起科技**：全球领先的内存接口芯片设计企业，自主研发的DDR5内存接口芯片支持最高速率8000Mbps，占据全球主流市场份额，2025年总市值达1385.8亿元 [13] - **兆易创新**：国内NOR Flash、利基型DRAM设计龙头企业，NOR Flash市场份额稳居国内第一，利基型DRAM实现规模化量产，2025年总市值1515.82亿元，技术研发投入占比超15% [14] - **紫光国微**：构建了覆盖存储颗粒、模组系统、三维堆叠DRAM的完整业务体系，第四代SeDRAM®技术实现逻辑与DRAM晶圆3D集成，访存带宽达数十TB/s，相关技术已支持近40款芯片研发量产，累计创造超十亿经济效益 [15] - **东芯股份**：国内少数可同时提供NAND、NOR、DRAM设计方案的Fabless企业，专注中小容量存储芯片，产品支持-40℃至125℃宽温要求，适配车规级应用 [16] - **北京君正**：车规级存储、SRAM/DRAM设计领域龙头企业，车规级产品通过AEC-Q100认证，适配智能座舱、自动驾驶等场景，2025年相关业务营收同比增长超30% [17] - **聚辰股份**：全球领先的EEPROM存储芯片设计企业，车规级EEPROM产品良率超99.5%，2025年车载业务收入占比超40% [18] - **国科微**：专注于存储控制芯片及解决方案，自主研发的固态硬盘控制器芯片支持PCIe 4.0接口，读写速度超7000MB/s，推出融合边缘计算能力的AI存储解决方案 [19] - **普冉股份**：高性能NOR Flash设计龙头企业，工艺节点推进至28nm，2025年在全球中高端NOR Flash市场份额提升至8% [20] - **复旦微电**：特种存储与高端FPGA融合设计企业，产品具备高可靠性、抗恶劣环境等特性，广泛应用于航空航天、国防军工领域，2025年总市值达637.26亿元 [21] - **恒烁股份**：NOR Flash与存算一体芯片设计企业，自主研发的存算一体芯片融合存储与计算功能，适配边缘AI场景 [22] - **大唐存储**：国内领先的安全存储芯片设计企业，专注于加密存储芯片领域，采用国密算法，具备硬件级加密能力 [23] - **格科微**：图像传感器配套存储芯片设计企业，专注于与图像传感器配套的嵌入式存储芯片设计，在专用存储芯片细分领域市占率领先 [24] 模组集成环节：连接芯片与终端的关键桥梁 - 模组环节将芯片集成为SSD、UFS、eMMC等终端产品，是对接AI手机、AI PC、AI服务器等场景需求的核心环节 [26] - **江波龙**：国内第三方存储模组龙头企业，拥有FORESEE和雷克沙两大品牌，自研UFS4.1产品获得闪迪等原厂及Tier1大客户认可，2025年前三季度营收167.34亿元，同比增长26.12%，总市值达1118.66亿元 [27] - **佰维存储**：嵌入式存储、PCIe SSD模组龙头企业，聚焦AI终端存储场景，面向AI服务器的PCIe SSD、CXL内存等产品在重点客户验证顺利，2025年四季度实现规模收入 [28] - **德明利**：国产存储主控芯片+模组方案一体化企业，自研TW6501芯片是国内首颗支持ONFI 5.0的SATA SSD主控，代表性工业级SSD实现全链路国产化，具备200万小时MTBF、超3K次擦写寿命 [29] - **朗科科技**：消费级存储模组知名企业，U盘发明企业，产品涵盖U盘、移动硬盘、SSD等，品牌认知度高 [30] - **金泰克**：消费级与工业级存储模组并行发展的企业，消费级产品以高兼容性、高性价比获得市场认可，在电竞存储领域推出高频内存条 [31] - **嘉合劲威**：国内第三方存储模组核心企业，旗下光威、阿斯加特等品牌覆盖中高端消费级市场，与长鑫存储等深度合作推出全国产化模组，2025年出货量同比增长超25% [32] - **时创意**：存储模组与存储方案提供商，产品覆盖SSD、内存条、嵌入式存储等，具备灵活的定制化服务能力，2025年工业级产品收入占比提升至35% [34] - **协创数据**：物联网存储模组与终端解决方案提供商，为物联网终端提供“连接+存储”一体化服务 [35] - **香农芯创**：企业级SSD龙头企业，与SK海力士深度合作，专注数据中心、服务器等企业级存储市场，2025年营收同比增长超50%，总市值达740.70亿元 [36] - **特纳飞**：工业级存储模组专业提供商，产品具备高可靠性、宽温适应、抗振动等特性，应用于工业自动化、轨道交通、国防军工等领域 [37] - **康芯威**：存储模组与存储芯片封装测试企业，具备从封测到模组的一站式服务能力 [38] - **大普微**：企业级SSD核心企业，专注数据中心场景，具备主控芯片与固件算法自主研发能力，产品覆盖PCIe 4.0/5.0系列 [39] - **晶存科技**：AI终端专用存储模组企业，聚焦AI手机、AI PC等终端的高速存储模组，推出LPDDR5X内存模组、PCIe 5.0 SSD等产品 [40] 配套服务与特色领域：产业生态的重要支撑 - 配套服务涵盖存储系统解决方案、封测、安全存储、检测设备等领域，为产业提供全链条支撑 [42] - **同有科技**：国内领先的企业级存储系统解决方案提供商，提供存储阵列、分布式存储系统等产品，在国产企业级存储系统市场份额领先 [43] - **航宇微**：航空航天领域存储与计算解决方案提供商，特种存储产品具备抗辐射、高可靠性优势，适配卫星、航天器等太空场景 [44] - **华澜微**：安全存储与存储接口芯片解决方案提供商，采用自主加密技术，产品应用于政务、金融、国防等安全敏感领域 [45] - **宏杉科技**：企业级存储系统与数据管理解决方案提供商，专注于中高端企业级存储市场，具备先进的数据deduplication、压缩等技术 [46] - **泽石科技**：存储芯片与模组检测设备提供商，为国产存储企业提供测试验证支撑 [47] - **威固信息**：国内领先的安全存储解决方案提供商，提供加密存储设备、安全存储系统等产品，采用硬件加密、身份认证等多重安全技术 [48] - **得瑞DERA**：存储芯片设计服务与IP提供商，拥有自主研发的存储芯片IP核，覆盖NAND、NOR等多种存储类型 [49][50] - **驰拓科技**：存储芯片与模组测试方案提供商，提供全套测试方案与服务 [51] - **昕原半导体**：存储芯片封装测试企业，为NOR Flash、NAND Flash等提供封测服务 [52] - **长电科技**：全球领先的半导体封测企业，存储封测核心配套商，提供堆叠封装、系统级封装等先进封测技术，2025年上半年存储业务收入同比增长超150% [54] - **通富微电**：DRAM封测核心企业，专注于DDR5内存等产品的封测服务，绑定长鑫存储等核心客户，首创“封测+测试”一体化方案，交付周期缩短20% [55] - **深科技**：存储芯片封测与模组代工综合服务商，具备从封测到模组组装的全链条服务能力，服务全球主流存储品牌 [56]

文章核心观点 - 全球半导体产业格局正在发生深刻变化 中国在半导体材料与制造领域取得系列突破 正逐步动摇日本保持了三十年的材料霸权地位 并朝着建立完整、不依赖外部的产业链迈进 [3][17][18] 日本半导体材料霸权的现状与挑战 - 日本企业在高端光刻胶市场占据全球90%以上的份额 构筑了坚固的壁垒 [1] - 日本官民合作的Rapidus公司宣布成功试制2纳米制程半导体核心部件 计划2027年量产 日本政府累计向其提供援助达1.8万亿日元 [8] - 日本量产2纳米芯片面临技术、市场、资金、人才和政策五重难关 集成电路相关人才从1999年的约15万人锐减至2023年的约6万人 [10] 中国半导体产业的关键突破 - 清华大学团队开发出基于聚碲氧烷的新型极紫外光刻胶材料 在EUV光刻胶这一尖端领域取得实质性突破 [3][15] - 中国在12英寸硅晶圆上的自给率已接近50% 中国制造商产品价格仅为日本主要竞争对手的一半 有些售价低至每片40美元 [6] - 国产DRAM市场份额从2023年的不足5%提升至2025年的12% [6] - 长鑫存储计划在2026年将月产能从2025年第三季度的7万片扩至15万片 [6] - 长江存储在3D NAND闪存领域凭借Xtacking架构紧追国际先进水平 [6] - 到2025年 中国成熟芯片的市场份额预计将达到28% [5] 产业链价值转移与竞争态势 - 利润正从下游整机回流上游晶圆 三星、海力士、美光等企业毛利率普遍回升至40%以上 而联想、戴尔、惠普等整机制造商毛利率仅维持在5%-8% [10][14] - 2025年上半年 中国本土芯片设备企业业绩普遍增长 北方华创市值达到约361亿美元 在全球上市的半导体设备企业中位列第七 [13] - 外部压力成为产业升级催化剂 2025年9月美国将23家中国企业列入实体清单 中国商务部则对原产于美国的进口相关模拟芯片发起反倾销调查 [11] 产业发展的路径与影响 - 中国半导体产业的崛起路径清晰 先从成熟制程和基础材料入手 逐步向高端领域渗透 [17] - 中国正在建立一套不依赖日本材料的完整半导体产业链 这构成了对日本材料企业的核心挑战 [15][17] - 全球半导体产业价值链正在重塑 供应链节点在寻找新平衡 日本材料霸权面临结构性挑战 [10][18]

中国集成电路产业十年发展回顾与成就 - 中国集成电路产业自2014年《国家集成电路产业发展推进纲要》发布及国家大基金成立后进入发展快车道，在地缘政治等多重因素驱动下取得长足发展 [3][18] - 产业规模已突破万亿元，若计入设备材料等支撑业，全行业在2025年有望接近2万亿元收入规模 [4][19] - 从2014年到2025年，产业年均复合增速预计超过17%，是同期全球增速的3倍以上 [6][22] 产业增长与结构变化 - 2014-2024年，设计、制造、封测三业销售收入年均增速为16.9%，半导体设备业增速达35.2%，材料业增速为18.1%，全行业总计增速为17.5% [5][20] - 产业结构向高附加值转移：2014年封测业占比41.7%，2025年设计和制造业结构占比有望超过75% [6][22] - 产业链自主能力大幅提升，2018年后国产半导体设备、材料业年均复合增速分别接近40%和20% [7][22] 资本市场与企业质量飞跃 - 上市企业数量从2014年的20家增长至2024年的超过180家，总市值从936亿元增长至超过30000亿元 [6][21] - 上市企业平均销售毛利率从2014年的26.2%提升至2024年的32.6%，研发投入强度从2018年的10.5%提升至2024年的20.6% [6][21] - 2019年科创板设立后，上市企业数量和总市值分别实现超过5倍和10倍的增长 [7][23] 未来发展战略转向：从自主可控到全球融合 - 过去十年“国产化”、“自主可控”是产业发展主线，但过度依赖内循环引发了“内卷化”竞争、低效创新和低端锁定等问题 [9][24] - “十五五”时期及以后，产业需从“全面自主可控”转向“全球融合赋能”战略，政策应推行更积极主动的开放机制，推动企业高质量出海 [10][25] - 企业需对标国际高标准，增强在全球供应链大循环中的话语权，锻造全球竞争力 [10][25] 创新链发展：从技术跟随到技术主权觉醒 - 过去企业习惯跟随跨国企业主导的创新链，主动放弃技术话语权 [11][26] - 外部限制倒逼中国在“卡脖子”领域探索跨越式新技术路线，例如长江存储的Xtacking技术实现了3D NAND闪存的“跨代”超越，并获得了三星的关键技术付费授权 [11][26] - 未来应鼓励企业在先进计算架构、新型存储器、先进封装等高端领域形成差异化技术路线，抢先占据技术制高点 [12][27] 产业链协同：从脱节到全链协同共振 - 中国集成电路产业长期存在技术与市场“两头在外”、产业链各环节深度脱节的问题，例如国产算力芯片面临CUDA生态困境 [13][28] - 产业链话语权需要本土企业网络形成协同“谐振”，而“两头在外”格局使企业分散挂在不同全球链条上，易被“卡脖子” [13][28][29] - 近年来以重大攻关项目为抓手，已初步构建产业链上下游联动协同机制，未来需构建更全面的全链条创新协同能力 [14][29] 未来核心战略着力点 - 中国集成电路产业未来战略应聚焦“做强内外双循环”、“抢占技术生态位”、“实现全产业链协同”三个方面 [14][30] - 目标是通过高水平开放、高能级创新和高质量发展，把握产业发展主导权 [14][30]

公司法律行动与背景 - 长江存储于12月5日在美国华盛顿联邦法院对美国国防部提起诉讼，要求阻止并撤销将其列入“中国军事企业清单”的认定[1] - 公司同日就2022年被列入美国“实体清单”一事向美国商务部发起诉讼[1] - 公司指出美国防部的认定基于过时且不准确的信息，已造成重大且持续的财务和声誉损害，并导致其失去与美国合作伙伴的业务[1] - 公司强调其产品为商用级，不符合军用规格，从未将技术或产品提供给军事用途[1] - 公司表示其拥有健全的出口合规计划，且美商务部从未指控其违反美国出口管制法律[1] - 同样遭遇打压的中国企业大疆和禾赛科技在前期诉讼被驳回后已提起上诉[1] 公司市场地位与财务表现 - 长江存储成立于2016年7月，是国内专注于3D NAND闪存及存储器解决方案的半导体企业，旗下有零售品牌致态[2] - 公司以1600亿元人民币的估值入围《2025全球独角兽榜》，位列中国十大独角兽第9、全球第21，是半导体行业估值最高的新晋独角兽[2] - 2025年第一季度，长江存储在全球NAND出货量中的份额首次达到10%[2] - 2025年第三季度，其全球NAND出货量份额同比增长4个百分点，达到13%[2] - 以销售额计算，公司目前占全球市场份额的8%，分析师预计到2027年其销售额份额将达到10%[2] - 受人工智能浪潮推动，国际市场内存价格持续上扬，产品价格上涨直接带动公司营业收入和利润增长，并可能推动技术自主进程[2] 公司产能扩张与投资 - 长江存储已启动三期布局，并于今年9月初与湖北长晟三期共同成立了长存三期（武汉）集成电路有限责任公司[3] - 新公司注册资本总额为207.2亿元人民币，长江存储出资104亿元持股50.1931%，湖北长晟三期出资103.2亿元持股49.8069%[3] - 新公司由长江存储董事长陈南翔担任法定代表人[3]

长江存储对美国国防部及商务部提起诉讼 - 公司于当地时间12月8日向美国华盛顿特区联邦法院提起诉讼，要求暂停并撤销美国国防部将其列入“与中国军方有关联的实体”名单的认定 [1] - 公司指控美国国防部的认定依据“过时且不准确的信息”，并声明其产品均为商用级，与中国军方及国防领域无任何关联 [1] - 公司同日另案起诉美国商务部，质疑2022年被列入限制获取美国技术清单的决定 [1] - 公司称相关制裁已导致其遭受“重大经济和声誉损失”，并失去与美国合作伙伴的业务往来 [1] 公司市场地位与产能扩张计划 - 公司成立于2016年7月26日，专注于3D NAND闪存及存储器解决方案 [2] - 2025年第一季度，公司在全球NAND闪存市场营收份额为8.1%，排名第六 [2] - 2025年第三季度，其全球NAND出货量份额升至13% [2] - 公司于2025年9月注册成立长存三期（武汉）集成电路有限责任公司，注册资本207.2亿元，计划到2026年底将全球NAND销量份额提升至15% [2] - Omdia预测，公司2025年的资本支出在全球NAND闪存市场投资中占比约20% [2] 核心技术进展与产品规划 - 公司自主研发了“X-Tacking”（晶栈）技术，通过在两片独立晶圆上分别加工外围电路和存储单元，再键合实现突破 [3] - 该技术已实现232层以上堆叠3D NAND Flash量产，2025年推出采用晶栈Xtacking 4.0架构的新品，读取速度达7000MB/s [3] - 三星电子、SK海力士等企业曾利用其专利堆叠技术开发400层NAND闪存 [3] - 公司计划基于该技术开发高带宽内存（HBM） [3] 面临的设备进口限制与国产化进展 - 美国曾禁止向中国出口用于制造128层及以上NAND闪存的美国受控设备（需申请许可证，非绝对禁止） [5] - 截至2025年中，公司整体产能设备国产化率达45%，但核心高端设备仍依赖进口 [5] 其他中国科技企业的类似诉讼案例 - 此前，中微半导体、禾赛科技与大疆创新均曾就类似清单问题向美国法院提起诉讼 [7] - 中微半导体起诉美国防部后成功被移出清单，但这是美国国防部依据评估作出的行政决定，并非法院裁定相关制度违法 [7] - 禾赛科技与大疆创新的诉讼在今年一审均告败诉，法院认为美国防部的认定具备充分依据或裁量权合法有效 [8] - 截至目前，禾赛科技与大疆创新均已针对一审结果提起上诉 [8]

公司业绩表现 - 长江存储旗下零售品牌致态在11月12日京东平台上获得SSD品类交易总额与总销量双料冠军 [1] - 致态TiPlus7100固态硬盘获得SSD品类销量冠军 [1] - 这是继2024年双11大促、2025年618大促后，致态第三次获得京东电商大促SSD品类双料冠军 [1] 公司发展历程 - 长江存储成立于2016年7月，是一家专注于3D NAND闪存及存储器解决方案的半导体集成电路企业 [1] - 公司于2021年推出唯一零售存储品牌致态 [1] - 2017年10月，公司成功设计制造中国首款3D NAND闪存 [1] - 2019年9月，搭载自主创新Xtacking架构的第二代TLC 3D NAND闪存正式量产 [1] - 2020年4月，公司宣布第三代TLC/QLC两款产品研发成功 [1] 技术产品优势 - 第三代QLC闪存产品X2-6070型号拥有发布之时业界最高的I/O速度、最高的存储密度和最高的单颗容量 [1] 公司规模与研发 - 公司在武汉、北京等地设有研发中心，全球员工8000余人 [1] - 其中研发工程技术人员超过6000人 [1]

文章核心观点 - NAND闪存是数据存储的关键技术，行业正通过增加3D堆叠层数、提升单元密度和采用新技术来应对AI驱动下爆炸性增长的数据存储需求[2][10] - 随着3D NAND技术逼近物理极限，行业转向z间距缩放以持续降低成本，但面临单元干扰和电荷迁移等挑战[13][15] - imec开发的气隙集成和电荷陷阱层切割技术是解决上述挑战、实现未来z间距缩放的关键推动因素，有望支持存储密度在2030年达到约100 Gb/mm²[17][26][32] 3D NAND技术演进与市场驱动 - NAND闪存作为非易失性存储器广泛应用于从智能手机到数据中心的各个电子领域，并为AI模型训练提供高效存储方案[2] - 行业通过从二维NAND过渡到三维NAND以及增加每个芯片的存储单元层数（商用最高可达四比特）来提高存储密度[2] - 数据存储需求爆炸式增长驱动芯片公司竞相提高存储单元密度（以Gb/mm²为单位），同时降低每比特成本[2] 电荷陷阱单元与GAA架构 - 电荷陷阱单元取代浮栅晶体管，将电荷存储在绝缘体中，降低了单元间静电耦合，提高了读写性能并为更高存储密度铺平道路[3] - 全环栅架构已广泛应用于3D NAND闪存，存储单元堆叠成垂直链并通过水平字线寻址[5] - 电荷陷阱单元在3D NAND中通过GAA垂直沟道方法实现，制造过程涉及导体和绝缘层交替堆叠、钻孔及沉积，形成"通心粉沟道"结构[9] 存储密度提升路径与挑战 - 主流厂商正在推出超过300层堆叠的3D NAND芯片，预计到2030年堆叠层数将达1000层，相当于约100 Gbit/mm²的存储容量[10] - 提升存储容量的方法包括增加每个单元的比特数、减小单元横向间距、采用层叠技术（如将四层250层单元堆叠成1000层芯片）以及CMOS键合阵列技术[12][13] - 挑战在于如何在30微米厚的堆叠层中保持工艺均匀性，并对高深宽比刻蚀和沉积工艺提出更高要求[10][13] Z间距缩放的技术挑战 - 缩小存储层之间的z间距（目前约40纳米）是持续降低成本的关键，旨在减小字线层和氧化硅层厚度以在有限高度内堆叠更多层[13][15] - z间距缩放若不优化会导致阈值电压降低、数据保持能力下降、编程擦除电压增加、功耗上升以及相邻单元栅介质击穿风险[15] - 负面效应根源在于单元间干扰（栅极控制能力减弱导致静电耦合）和横向电荷迁移（电荷从垂直SiN层中迁出影响数据保持）[15][16] 气隙集成技术方案 - 在相邻字线间集成气隙可降低介电常数，从而减少存储单元间的静电耦合，是解决单元间干扰问题的潜在方案[17] - imec提出通过在沉积ONO堆叠前对栅间氧化硅进行凹陷，从存储孔区域内部引入与字线自对准的气隙，实现精确放置且具备可扩展性[22] - 测试表明带气隙器件对相邻单元干扰更不敏感，且不影响内存性能及可靠性（耐久性达1000次编程/擦除循环），是未来z间距缩放的关键步骤[22][24] 电荷陷阱层切割技术前景 - 电荷陷阱层切割（将气隙引入阻挡氧化层和电荷陷阱层区域）可增大存储单元的存储窗口，帮助每个单元实现更多电平以存储更多位数[26][29] - 该技术还能防止捕获电荷沿堆叠高度方向横向迁移，但集成挑战在于需要对极深窄孔壁进行定向蚀刻和沉积，imec正与供应商合作开发新技术[26][29] - imec计划将电荷陷阱切割与气隙集成结合，为z间距缩放挑战提供完整解决方案[29] 未来创新架构与发展路线 - 传统电荷陷阱单元架构收益开始放缓，存储器密度提升可能在本十年末前趋于平缓[32] - 研究人员正探索创新单元架构，如水平排列导电通道或沟槽式架构连接电荷陷阱单元，以大幅提高比特存储密度[32] - 多项在研技术将使行业逐步迈向100 Gb/mm²的数据存储目标，该需求主要由云计算和AI应用驱动[32]

3D NAND闪存技术发展背景与核心作用 - NAND闪存是一种非易失性存储器，自20世纪80年代末引入以来，已广泛应用于从智能手机到数据中心的各个电子领域，并成为大多数可移动和便携式存储设备（如SD卡和U盘）的基础 [1] - 近年来，3D NAND技术在人工智能发展中扮演重要角色，为训练AI模型所需的大量数据提供了高效的存储方案 [1] - 行业通过增加每个芯片的存储单元层数和每个单元的存储比特数（商用产品最高可达四比特）来提高存储密度，并经历了从浮栅晶体管向电荷陷阱单元的转变，后者因制造尺寸更小且能降低单元间静电耦合，为更高密度铺平了道路 [1] 3D NAND的基本架构与工作原理 - 全环栅（GAA）架构已广泛应用于3D NAND闪存，是该领域高密度数据存储的主力军；在此3D架构中，存储单元堆叠成垂直链，并通过水平字线进行寻址 [3] - 电荷陷阱单元是3D NAND中的基本存储器件，其结构类似于MOSFET，但在栅极氧化层内嵌入了一层薄薄的氮化硅（SiN），形成氧化物-氮化物-氧化物（ONO）堆叠 [3] - 当栅极施加正偏置电压时，沟道区的电子会隧穿氧化硅层并被捕获在氮化硅层中，从而改变晶体管的阈值电压，通过测量源极和漏极之间的电流即可判定存储单元的状态（"1"或"0"） [6] - GAA沟道的制造过程涉及导体和绝缘层的交替堆叠、向下钻孔形成圆柱形孔，以及在孔侧壁上交替沉积氧化硅和氮化硅层，最终形成被称为"通心粉沟道"的结构 [6] 下一代3D NAND的密度提升路径与挑战 - 行业计划将3D NAND闪存的层数从当前主流厂商推出的超过300层，预计到2030年进一步提升至1000层，相当于约100 Gbit/mm²的存储容量 [7] - 提升存储密度的主要方法包括增加每个单元的比特数、减小GAA单元的横向（xy）间距、提高存储阵列的面积效率，以及采用层叠技术（将闪存器件彼此堆叠，未来可能重复四次以创建更长的单元链） [9] - 为控制成本，行业正积极探索垂直或"z间距"缩放技术，以减小氧化层和字线层的厚度，从而在堆叠高度每增加一微米的情况下增加存储层数 [10] - 然而，z间距缩放若未经优化，会对存储单元的电性能产生负面影响，如导致阈值电压降低、亚阈值摆幅增大、数据保持能力下降，并增加编程/擦除电压及功耗，其根本原因在于单元间干扰和横向电荷迁移现象加剧 [11][12] 应对z间距缩放挑战的关键技术创新 - 在相邻字线之间集成气隙是解决单元间干扰的一种潜在方案，因其介电常数低于栅极间介质，可降低存储单元之间的静电耦合；imec提出了一种独特的集成方案，能够精确控制字线之间的气隙位置，并实现自对准 [13][17] - 测试结果表明，带有气隙的器件对相邻单元的干扰更不敏感（表现为阈值电压偏移更小），且其耐久性可达1000次编程/擦除循环，不影响内存运行 [17][19] - 电荷陷阱层分离（或称电荷陷阱切割）是另一项探索中的技术，仿真显示该技术可以增大存储单元的存储窗口，并防止捕获的电荷沿垂直方向横向迁移，从而有助于每个存储单元实现更多电平以存储更多位数 [20][23] - imec计划将电荷陷阱切割技术与气隙集成方案结合，为z间距缩放挑战提供完整解决方案，但目前面临对极深且狭窄的孔壁进行定向蚀刻和沉积的技术挑战 [23] 未来技术展望与发展趋势 - 随着传统电荷陷阱单元架构的收益开始放缓，存储器密度的提升可能在本十年末之前趋于平缓，因此研究人员正在探索更具创新性的单元架构以推动2030年后的发展路线图 [24] - 提出的未来方案包括重新构想整个布局，将存储单元的导电通道水平排列而非垂直排列，以及采用沟槽式架构连接电荷陷阱存储单元（而非圆形GAA几何结构），这有望大幅提高比特存储密度 [24] - 行业研发中的多项技术旨在逐步迈向100 Gb/mm²的数据存储密度目标，这一需求主要由云计算和人工智能应用驱动 [24]

3D NAND技术演进与核心架构 - NAND闪存作为非易失性存储器，广泛应用于从智能手机到数据中心的电子市场，并在人工智能发展中为训练模型所需的大量数据提供高效存储方案[2] - 行业通过增加每个芯片的存储单元层数和每个单元的存储比特数（最高可达四比特）来提高存储密度，并从浮栅晶体管转向电荷陷阱单元以降低静电耦合、提高读写性能并为更高存储密度铺平道路[2] - 3D NAND的基本构建模块采用全环栅架构，电荷陷阱单元作为存储器件，其结构类似于MOSFET但在栅极氧化层内嵌入氮化硅层，形成氧化物-氮化物-氧化物堆叠[4] - 在GAA垂直沟道制造中，首先交替堆叠导体和绝缘层，然后钻孔形成圆柱形孔，并在侧壁沉积氧化硅和氮化硅层，中心为多晶硅晶体管沟道，形成“通心粉沟道”结构[8] 存储密度提升路径与挑战 - 主流厂商正在推出超过300层氧化物/字线堆叠的3D NAND芯片，预计到2030年堆叠层数将达1000层，实现约100 Gbit/mm²的存储容量，但挑战在于在30微米厚的堆叠中保持字线直径一致以及工艺复杂性和成本控制[9] - 提升存储密度的方法包括增加每个单元的比特数、减小GAA单元的横向间距、采用层叠技术将闪存器件彼此堆叠（如将四层250层单元堆叠成1000层芯片）以及通过CMOS键合阵列配置将底层逻辑从NAND阵列中分离并重新集成[11][12] - 为控制成本，行业积极探索垂直或“z间距”缩放技术以减小氧化层和字线层厚度，从而在堆叠高度每增加一微米的情况下增加存储层数并降低成本[12] - 然而，z间距缩放若不优化会导致阈值电压降低、亚阈值摆幅增大、数据保持能力下降、编程和擦除电压增加、功耗上升、速度降低以及栅极介质击穿等负面影响，根源在于细胞间干扰和横向电荷迁移加剧[13] 关键技术突破：气隙集成与电荷陷阱切割 - 在相邻字线之间集成气隙可降低存储单元之间的静电耦合，imec提出一种通过沉积ONO堆叠前对栅间氧化硅进行凹陷的方法，实现气隙与字线自对准的精确放置，测试显示带气隙器件对相邻单元干扰更不敏感且不影响内存性能和可靠性[15][18][21] - 电荷陷阱层分离（电荷陷阱切割）技术通过仿真表明可增大存储单元的存储窗口，帮助每个存储单元实现更多电平以存储更多位数，并防止捕获电荷沿垂直方向横向迁移[22][25] - imec计划将电荷陷阱切割与气隙集成方案结合，为z间距缩放挑战提供完整解决方案，但该技术面临对极深且狭窄孔壁进行定向蚀刻和沉积的挑战，正在与供应商合作开发新技术[25] - 随着传统电荷陷阱单元架构收益放缓，研究人员探索创新架构如水平排列导电通道或沟槽式架构连接电荷陷阱单元，以推动2030年后的存储器发展路线图，逐步迈向100 Gb/mm²的数据存储需求[27]