然而，由于芯片的复杂性、性能、成本和价值各不相同，《华尔街日报》并未透露美国政府计划如何统计进口集成电路 的数量。100万个智能手机应用处理器（例如苹果的A19/A19 Pro）远不及100万个高性能AI加速器（例如英伟达的 B300）。 公众号记得加星标⭐️，第一时间看推送不会错过。 来源 ： 内容来自 tomshardware，谢谢 。 美国政府新规：芯片制造商每从其他国家进口一块芯片，就必须在美国生产一块，才能避免 100% 的关税——据称，特 朗普政府正在根据新关税计划制定新的 1:1 芯片出口规则。 但不同复杂程度的芯片如何计算仍是未知数。 据《华尔街日报》报道，特朗普政府正在制定一项政策，要求半导体公司将其国内芯片产量与其客户进口到美国的芯片 数量进行匹配。如果芯片制造商未能长期保持1:1的比例，他们将不得不支付巨额进口关税。该计划旨在促进国内芯片生 产，并可能重塑全球供应链，但它带来的物流和技术挑战可能会使其实施变得复杂。 根据《华尔街日报》援引的草案，芯片制造商需要将每块进口芯片与一块美国制造的芯片进行匹配。如果他们长期未能 做到这一点，将被处以进口关税的惩罚，最高可达100%。这一做法的意义 ...

公众号记得加星标⭐️，第一时间看推送不会错过。 编者按： 随着芯片制造工艺来到了2nm后，GAA晶体管开始逐渐进入主流。到翻看这个技术的发 展，最早在2006年就有相关研究发布。当中论文的参与者还有一个华人。 在本文中，我们回顾一下20年前是如何看待这个晶体管的。 早期研究展示了下一代晶体管设计的新方法 随着微电子行业开始在下一代智能手机中采用环栅晶体管设计，劳伦斯伯克利国家实验室（伯克利 实验室）近 20 年前的开创性研究展示了一种创建这些先进结构的创新方法。 这项名为"环栅场效应晶体管"（GAA-FET）的技术代表着一项关键的架构进步，有望将数十亿个 晶体管封装到智能手机和笔记本电脑的微型芯片中。"环栅"设计增强了对晶体管沟道的控制，从而 提高了性能并降低了功耗。虽然目前业界仍在通过传统的自上而下的制造方式来实现GAA-FET， 但伯克利实验室早期的自下而上方法展示了这种几何结构利用化学合成实现这些复杂结构的潜力。 图示：在环栅 (GAA) 结构（右图）中，栅极环绕纳米级硅通道的四边，纳米级硅通道以三条灰色纳米线 与黄金矩形相交的形式呈现。这些通道是电流的通道。在鳍式场效应晶体管 (FinFET) 结构（ ...

AMD 希望获得一项新的 DDR5 内存标准专利，其带宽将翻倍，但我们预计它不会很快出现在 PC 上。 来源 ： 内容来 自 pcgamer，谢谢 。 公众号记得加星标⭐️，第一时间看推送不会错过。 12.8 Gbps 的原始带宽，但业界会采用它吗？ AMD 的一项关于DDR5 PC 内存新版本的专利申请已被曝光。所谓的高带宽双列直插式内存模块 （HB-DIMM）旨在通过伪通道、缓冲芯片和智能信号路由来提升内存带宽。它看起来非常炫酷， 但我们还需要一些时间来确认它是否会很快出现在 PC 上。 Tech4Gamers披露的AMD专利申请解释了现代计算平台对内存带宽的要求越来越高。 文件中称："由于高性能图形处理器和服务器等应用程序所需的内存带宽（它们具有多个内核，并 且每核带宽要求也相应增加）超过了 DDR DRAM 芯片带宽改进路线图，因此需要改进 DIMM 架 构以满足当前 DDR 芯片技术（如 DDR5）的此类要求。" 这个问题的答案是什么？"高带宽 DIMM（HB-DIMM）。这种方法旨在利用 DIMM 外形尺寸中 高带宽内存（HBM）格式的优势。" 每个 HB-DIMM 主要由内存芯片和缓冲芯片组成。 ...

英伟达与联发科合作及N1x芯片进展 - 英伟达联手联发科打造的N1x芯片预计于明年1月底进行新产品导入，外界猜测将赶上英伟达GTC大会发表，为联发科明年营运带来新成长动能[1][3] - 该芯片采用台积电3纳米制程打造，架构类似GB10芯片，瞄准消费性市场应用，满足边缘AI、推论需求并兼具低功耗[4] - 因微软新的Arm版Windows作业系统将于今年第四季释出，英伟达有望于明年首季顺利发布N1系列芯片，CES 2026或GTC大会是可能的时间点[4] AI PC市场格局与竞争动态 - 高通作为AI PC领域先行者，已抢进市场15个月，并看好2029年Arm PC市场规模将达到40亿美元，乐见更多竞争者加入以扩大市场渗透率[4] - 高通与微软在Copilot Plus PC密切合作，并深化各种软体伙伴关系以扩大生态系，其产品管理资深总监认为长续航、低功耗是边缘装置重要需求[4] - 高通瞄准企业级PC市场，已在内部部署1.6万台搭载自家处理器的笔电，并持续与企业客户合作，其X2世代产品推出后市场反应将更积极[5] 行业技术发展与未来布局 - 高通在制程技术方面延续领先策略，表示将持续采用最先进制程节点，未来世代产品将评估当时最适合的技术选择[5] - 高通正尝试进入AI ASIC市场，跻身NVLink Fusion生态系合作伙伴之一，与联发科在多产品线的竞争将从边缘跨入云端[5] - 英伟达入股英特尔短期对Arm PC发展影响不大，产品线将各有定位，业界关注台积电将于10月16日举行的法说会[5]

汽车芯片行业核心挑战 - 汽车芯片是现代汽车电子系统核心，涵盖微控制器、功率半导体、传感器、座舱芯片及智能驾驶芯片等丰富品类，支撑汽车电动化与智能化发展 [2] - 汽车芯片设计面临高可靠性要求、超大规模电路验证以及日益严苛的功能安全标准等多重挑战 [2] 质量、安全性和可靠性挑战 - 汽车芯片需满足高质量测试和零缺陷（0 DPPM）要求，认证周期长且需通过如AEC-Q100等严苛测试 [4] - 随着车用大规模集成电路发展，测试故障类型日益复杂，测试规模加大，导致测试难度、时间及成本增加 [4] - 西门子EDA的Tessent™解决方案通过DFT技术提供高质量测试，支持基于工艺和设计特征的缺陷故障模型，实现更完整的制造缺陷测试覆盖 [4][5] - Tessent™ LogicBIST可复用扫描测试压缩逻辑，在有限面积开销下实现片内扫描自测试，其OST技术大幅缩短测试时间并提高覆盖率；Tessent™ MemoryBIST支持上下电和系统运行中的内存测试与修复 [8] 超大规模电路的验证难题 - 芯片流片前功能验证至关重要，例如验证DDR控制器读写操作及PCIe链路建立与枚举，随着座舱与智驾芯片集成度提升，验证难度与重要性凸显 [10] - 晶体管密度提高使单位面积功耗不降反升，功耗控制与软件任务调度以实现削峰填谷成为挑战 [10] - 西门子EDA新一代Veloce™ CS系统融合硬件加速仿真、企业原型验证及软件原型验证平台，Veloce Strato CS支持能力从4000万门电路扩展至超过400亿门电路，满足汽车芯片容量与速度需求 [10][11] - Veloce Strato CS上的Veloce Power APP可在78分钟内完成整个500μs运行时间的功耗变化包络图，相比传统波形计算方式效率提升100倍 [11] - Veloce proFPGA CS支持从一个FPGA扩展至数百个，加速固件、操作系统及应用程序开发与系统集成，适应软件定义汽车趋势 [12] 功能安全需求日益提升 - 涉及汽车安全功能的芯片须严格遵守ISO 26262等功能安全标准，自动驾驶技术发展推动对ASIL-D级别芯片需求增长，尤其在ADAS相关领域 [14][15] - 车规芯片设计流程中安全分析与安全验证占用项目团队主要精力，行业需更高效方法论及工具加速进程 [15] - 西门子EDA的Austemper功能安全平台通过SafetyScope进行安全机制探索，并借助KaleidoScope及新一代Questa™ One Sim FX故障仿真平台提升故障仿真效率 [15] - 西门子EDA功能安全服务团队拥有十多年实践经验及ISO 26262标准委员会成员，可全方位支持客户达成ASIL-B或D安全目标，业务覆盖智能座舱、激光雷达、ADAS及高性能MCU等核心领域 [17]

公众号记得加星标⭐️，第一时间看推送不会错过。 来源 ： 内容来自 investing，谢谢 。 梅赛德斯-奔驰周五将硅谷的一群芯片专家分拆成一家新公司，致力于为自动驾驶汽车、无人机和 其他车辆打造新一代计算大脑。 Athos Silicon 总部位于加利福尼亚州圣克拉拉，其工程师团队曾在梅赛德斯-奔驰北美研发中心工 作五年，致力于开发新型芯片，旨在确保新芯片足够安全，可用于汽车，同时比现有芯片能耗更 低。 Athos Silicon 首席执行官 Charnjiv Bangar 在周五的采访中表示，将芯片封装在一个封装中，比 起必须通过电路板相互通信的独立芯片，功耗可降低 10 到 20 倍。对于电动汽车来说，这种节能 效果至关重要，因为汽车的计算核心必须与车轮争夺有限的电池电量。 "对于电气化的未来，电力是一种新的货币，" Bangar说。 Athos Silicon 计划从其他投资者处筹集风险投资。Bangar 拒绝透露梅赛德斯-奔驰的具体持股比 例，但表示这家汽车制造商将是少数股东，而 Athos Silicon 将拥有独立的董事会。 "独立对Athos来说很重要，这样我们才能接触到其他汽车制造商，也就 ...

来源 ： 内容 编译自MIT 。 晶体管是现代电子产品的基石，通常由硅制成。由于硅是一种半导体，这种材料可以控制电路中的电 流。但硅的基本物理限制限制了晶体管的紧凑性和能效。 麻省理工学院的研究人员现已用磁性半导体取代硅，创造出一种磁性晶体管，可以实现更小、更快、 更节能的电路。这种材料的磁性强烈影响着其电子行为，从而更有效地控制电流。 该团队采用了一种新型磁性材料和优化工艺，减少了材料的缺陷，从而提高了晶体管的性能。 该材料独特的磁性还允许晶体管内置内存，这将简化电路设计并开启高性能电子产品的新应用。 "人们对磁铁的认识已有数千年，但将磁性融入电子产品的方法却非常有限。我们展示了一种有效利 用磁性的新方法，为未来的应用和研究开辟了许多可能性。"麻省理工学院电气工程与计算机科学系 （EECS）和物理系研究生、此项进展论文的共同第一作者周忠涛（Chung-Tao Chou）说道。 公众号记得加星标⭐️，第一时间看推送不会错过。 但硅半导体的基本物理限制使得晶体管无法在低于一定电压的情况下工作，从而影响了其能源效率。 为了制造更高效的电子产品，研究人员花费了数十年时间研发利用电子自旋控制电流的磁性晶体管。 电子自 ...

技术联盟与行业影响 - 英伟达与英特尔达成战略联盟，核心是融合AI加速计算与x86生态优势，其技术支点为NVIDIA NVLink的架构互联能力 [2] - 相较于英特尔主导超二十年的PCIe标准，NVLink在带宽和延迟方面具有数倍性能优势，在AI训练和超大规模计算场景中展现出碾压性竞争力 [2] - 作为PCIe标准的奠基者，英特尔选择拥抱NVLink具有象征意义，可能意味着CPU与GPU的互连范式将迎来重构 [2] - 该联盟对产业格局的影响是“有人欢喜有人愁”，英伟达借此打通AI基础设施的x86生态通路，英特尔则凭定制化产品拓展高端计算边界，而PCIe Retimer芯片产业则面临冲击 [3] PCIe Retimer芯片技术基础与市场 - PCIe Retimer芯片是解决高速PCIe信号衰减问题的主流方案，其原理是使用内部时钟恢复电路重新定时输入信号，以消除时钟偏移和抖动，延长传输距离并提高信号质量 [6][7] - 在通用服务器领域，每台PCIe 5.0及以上版本服务器需搭载2-4颗Retimer芯片，市场需求呈指数级上升 [10] - 在AI服务器领域，Retimer芯片需求与GPU数量直接相关，一台典型的配8块GPU的主流AI服务器需要8颗甚至16颗PCIe 5.0 Retimer芯片 [10][11] - 有行业数据预测显示，2025年全球PCIe Retimer芯片市场规模将达到18亿美元 [15] PCIe Retimer芯片市场竞争格局 - 全球PCIe Retimer芯片市场形成“双寡头引领、多强竞逐”格局，主要由AsteraLabs与澜起科技共同主导高端市场 [13] - AsteraLabs凭借PCIe 5.0先发优势占据全球主要份额，其“Smart Retimer”概念打破传统，并通过与云服务厂商建立生态快速占领AI服务器市场 [14] - 国内龙头澜起科技展现出强劲替代能力，其PCIe 4.0 Retimer已稳定量产，PCIe 5.0产品自2024年起连续两个季度出货翻倍，并于2025年初率先推出PCIe 6.x/CXL 3.x Retimer [15] - 谱瑞、IDT（被瑞萨收购）、TI、Microchip等厂商凭借技术积累或通用型产品在不同细分市场占据阵地 [13][14][15] NVLink技术对Retimer市场的潜在冲击 - 第五代NVLink技术已实现1.8TB/s的总带宽，是PCIe Gen5的14倍以上，其芯片级集成设计将信号传输损耗降至最低，直接消解了PCIe Retimer在信号补偿方面的价值 [17] - 具体案例显示，在英伟达GB200 NVL72机架系统中，576个GPU通过NVLink实现超1PB/s的全域带宽，无需任何信号补偿芯片；而传统8GPU AI服务器需配置8-16颗PCIe 5.0 Retimer [17] - 英特尔为英伟达定制集成NVLink接口的x86 CPU，意味着部分PCIe服务器市场将转向NVLink架构，生态系统迁移将系统性挤压PCIe Retimer的生存空间 [19] - 产业标准可能从“通用兼容”向“垂直整合”范式转移，当CPU与GPU领导厂商直接定义互连协议，第三方Retimer芯片的价值将大幅缩水 [19][20] PCIe Retimer的持续市场空间 - 在长距离传输与复杂拓扑中，例如GPU服务器的机头与机尾、GPU与交换机的铜缆连接，Retimer芯片仍需要以其自适应均衡能力抵消信号衰减 [23] - 在非GPU设备互联领域，如SSD、网卡与CPU的高速链路，尤其是复杂布线场景下，Retimer仍是保障数据“零丢包”的关键 [23] - 采用OAM架构的服务器，其通用基板设计天然依赖Retimer芯片维持信号完整性 [23] - 基于在上述场景的不可替代性，PCIe Retimer市场底色尚存，依然是AI时代算力网络中“不可或缺的拼图” [23]

市场增长预测 - 汽车半导体市场将从2024年的680亿美元增长到2030年的1320亿美元 复合年增长率为10% [2] - 汽车市场同期复合年增长率仅为2% 汽车芯片市场增速是汽车市场的五倍 [2][6] 竞争格局 - 前五大企业控制50%市场份额 但新兴挑战者正在重塑竞争格局 [2] - 英飞凌以超过80亿美元汽车收入位居全球第一 恩智浦和意法半导体紧随其后 [2] - 美国公司在先进计算、模拟和存储领域占据主导地位 市场份额达36% [2] - 中国供应商在国家政策支持下 在座舱、ADAS、功率SiC等领域进展迅速 [2][6] 技术发展动态 - 台积电和三星保持对16nm以下汽车节点的控制 产能已满至2027年 [2][6] - 中国企业将激光雷达作为国内电动汽车竞赛中的差异化因素 [3] - 汽车正转变为软件定义电子平台 推动芯片需求增长 [2] 供应链变革 - 特斯拉、比亚迪和蔚来等原始设备制造商加速垂直整合 颠覆传统供应链 [2][6] - 地缘政治风险、AI驱动计算需求和集中式车辆架构转变考验供应链弹性 [6] - 产能可用性及与汽车制造商的战略协调至关重要 [6] 企业战略布局 - 半导体厂商积极布局电源管理、电气化和安全系统领域 [3] - 部分企业重点推动ADAS、信息娱乐和激光雷达计算平台进步 [3] - 未来五年的技术选择和战略押注将决定行业胜负格局 [6]

文章核心观点 - 国产AI算力产业链正通过技术创新和生态合作实现闭环 重点突破互联技术瓶颈 推动算力自主化进程 [1][6][18] 行业政策与战略方向 - 国务院印发《关于深入实施"人工智能+"行动的意见》 明确要求强化8项基础支撑能力 包括提升模型基础能力 加强数据供给创新 强化智能算力统筹等 [6] - 工信部联合多部门发文 强调以新一代通信技术驱动 构建覆盖感知 传输 存储与计算的基础设施体系 并合理布局区域枢纽节点 逐步提高智能算力占比 [6] - 上海智能算力产业已形成基础夯实 创新活跃 场景丰富的良好态势 需强化技术创新协同 完善算力调度体系 深化场景融合应用 [3] 互联技术价值与突破 - 互联技术成为AI基础设施关键环节 高带宽低时延互联能力是提升模型性能 降低成本 实现普惠AI的重要路径 [6] - 英伟达NVLink 5.0为每个Blackwell GPU提供1.8TB/s双向带宽 NVSwitch芯片在GB200 NVL72系统中构建总带宽130TB/s的72 GPU NVLink域 [7] - 奇异摩尔提供覆盖Scale-out网间互联 Scale-up超节点GPU片间互联 Scale-inside芯片内互联的全栈互联解决方案 [8] - 奇异摩尔Kiwi G2G IO Die超节点互联芯粒支持TB级带宽 Kiwi SNIC AI原生超级网卡支持800Gbps传输带宽 μs级延时 [10] - 奇异摩尔片内互联方案基于UCIe的D2D IP及Central IO Die系列 可提升AI网络单卡算力 [12] 生态合作与标准建设 - 中国移动联合产业链企业启动智算开放互联OISA生态共建 发布OISA 2.0协议 支持1024张AI芯片 TB/s级带宽 数百纳秒时延 [14] - OISA协议打破Scale-up协议带宽与延迟瓶颈 明确OISA IP OISA IO芯粒等互联承载物设计方向 [15] - 沐曦形成完整产品线 涵盖芯片 板卡 服务器及多形态超节点 创新推出光互连超节点 耀龙3D Mesh超节点等 [17] - 新华三H3C UniPoD系列超节点支持以太网和PCIe双协议 实现单机柜最高64卡GPU高速互联 [17] 产业链协同与发展趋势 - AI算力需求从单体智能向群体智能发展 互联技术成为延续摩尔定律 提升算力密度的核心路径 [18] - 国内先进工艺受限背景下 互联技术可通过规模和成本换性能 实现算力自立 [18] - 产业链需上下游协同突破超节点互联协议性能瓶颈 打造媲美国际先进水平的产品 [17]