AI半导体供应链现状 - AI半导体库存水平持续上升 NVIDIA因GB200良率问题导致1万至1.5万个机架卡滞留供应链 影响下游部署和资金流动性 [1] - 消费电子领域如智能手机库存处于可控范围 供应链健康度优于AI半导体 [1] AI市场需求与技术发展 - ChatGPT用户加速增长 Google生成式AI服务token处理量一年内暴涨50倍 推动推理工作负载需求 [2] - 推理端效率提升与ASIC性价比改善促使AWS Google Cloud Azure等云服务商加大AI基础设施投入 [2] - 行业预计2026年AI市场增速将放缓 现货市场价格回落反映短期算力资源过剩风险 [2] 硬件竞争格局与技术瓶颈 - NVIDIA计划年内出货500万至600万块AI芯片 GB200为主力产品 维持市场主导地位 [3] - Google裸晶需求显著增加 反映高性能计算需求持续 AMD增长依赖MI450产品进度 [3] - CoWoS封装产能紧张导致厂商超订 供应链周转效率将影响2026年市场走势 [3] AI服务器创新与功耗挑战 - Meta推出Minerva机箱 刀片式设计实现1.6T Scale-up带宽 但依赖传统PCB互连 [4] - 单机架600kW电力需求推动12kW以上电源设备发展 高压直流供电成为可行方案 [4] - 金属热界面材料结合微通道冷却盖板技术应用于高端服务器 Cooler Master等厂商提交样品 [5] 材料升级与财务风险 - M7/M8/M9高频覆铜箔层压板普及 Amazon M8方案单芯片性能等效四颗NVIDIA芯片 [5] - Rubin/TPU v8x平台将采用M9标准 推动材料迭代升级 [5] - 货币升值10%可能导致半导体厂商营收下降10% 利润降幅达20% 需加强汇率风险管理 [5]

华为四芯片封装设计专利 - 华为近期申请了一项"四芯片"（quad-chiplet）封装设计专利，可能用于下一代AI芯片 [2] - 该设计与英伟达Rubin Ultra架构相似，但华为在开发自有先进封装技术 [4] - 专利内容显示采用类似桥接的技术（如台积电CoWoS-L），而非单纯中间层方案 [4] 技术细节与性能提升 - 芯片预期搭配多组HBM（高带宽内存），通过中间层互连以满足AI训练处理器需求 [4] - 先进封装技术可能使华为与台积电处于同一水准，尽管先进制程仍落后一代 [4] - 通过成熟制程制造多个芯片再封装整合，可缩小与先进制程芯片的性能差距 [4] 战略意义与行业影响 - 若技术成功，华为或能与台积电竞争，并追赶英伟达的AI GPU [4] - 任正非曾表示，通过叠加和集群等方法，计算结果可与最先进水平相当 [4]

核心观点 - 台积电CoWoS封装技术因AI浪潮崛起，成为英伟达在高端GPU封装领域的唯一选择，并推动台积电成为全球最大封测厂商 [1] - 英伟达Blackwell系列产品将转向CoWoS-L封装技术，以满足高性能计算需求 [3] - 台积电面临CoWoS技术演进瓶颈，包括芯片尺寸增大带来的基板尺寸、散热挑战以及助焊剂残留问题 [5] - 台积电正在研发无助焊剂键合技术以解决良率问题，预计2023年底完成测试 [6] - 台积电计划推出更大尺寸中介层的CoWoS-L技术，并布局SoW-X和CoPoS等下一代封装技术 [9][12] - CoPoS技术通过面板化中介层提升产能和成本效率，有望成为CoWoS-L的替代方案，锁定AI等高端应用 [10][14] CoWoS技术现状 - 台积电CoWoS封装技术已成为英伟达高端GPU的唯一选择，推动台积电超越日月光成为全球最大封测厂商 [1] - 英伟达Blackwell系列产品将主要采用CoWoS-L封装技术，以满足10TB/s带宽互连需求 [3] - 当前CoWoS封装中的中介层尺寸为80x80mm，约为光罩的3.3倍 [9] 技术挑战 - AI芯片尺寸增大至80x84mm，导致12英寸晶圆仅能容纳4个芯片 [5] - 超大尺寸封装面临基板尺寸挑战：5.5倍光罩版本需要100x100mm基板，9倍光罩版本超过120x120mm [5] - 散热挑战：高性能处理器每机架功耗可达数百千瓦，需要液冷和浸入式冷却技术 [5] - 助焊剂残留问题：随着中介层尺寸增大，难以完全清除积聚在中心的助焊剂，影响芯片可靠性 [5] 技术演进方向 - 台积电正在测试无助焊剂键合技术，预计2023年底完成评估 [6] - 计划2026年推出5.5倍光罩尺寸的CoWoS-L，2027年推出9.5倍光罩尺寸版本并集成12+HBM堆栈 [9] - 开发SoW-X技术，性能较CoWoS提升40倍，模拟完整服务器机架功能，计划2027年量产 [9] CoPoS技术布局 - CoPoS技术将中介层"面板化"，使用310x310mm矩形基板替代传统圆形晶圆，提升产能和成本效率 [10][12] - 技术优势：支持510x515mm面板，容纳数倍于300mm晶圆的芯片数量 [10] - 嘉义AP7工厂将成为CoPoS生产枢纽，第四阶段开始大规模生产，锁定AI等高端应用 [12][14] - 采用玻璃芯基板，具有更高互连密度、更低功耗等优势，可能替代CoWoS-L [14] 技术对比 - FOPLP无需中介层，成本更低，适用于中端ASIC和移动设备 [13] - CoPoS采用中介层，适合高性能GPU和HBM集成，信号完整性更优 [13] - CoPoS中介层材料从硅演变为玻璃，提供更高成本效益和热稳定性 [13]

公司技术进展 - 英特尔在电子元件技术大会（ECTC）上披露了EMIB-T芯片封装技术突破，包括新分散式散热器设计和热键合技术，可提高可靠性和良率并支持更精细的芯片间连接 [1] - EMIB-T技术升级集中在三方面：引入TSV垂直互连、集成高功率MIM电容器、跃升封装尺寸与集成密度 [1] - EMIB-T支持最大120x180毫米封装尺寸，单个封装可集成超过38个桥接器和12个矩形裸片，凸块间距达45微米，未来计划缩小至25微米 [2] - EMIB-T通过TSV供电将电源传输电阻降低30%以上，数据传输速率达32 Gb/s+，带宽提升约20%，延迟减少约15% [6][7] - 该技术支持有机基板和玻璃基板，后者可实现25微米凸块间距和更高效信号传输，是未来封装战略重点 [7] 技术应用与优势 - EMIB-T能稳定支持HBM4/4e内存的3.2 TB/s带宽，适用于AI加速器、数据中心处理器和超算芯片 [7][8] - 新型热压粘合工艺提升大型封装基板制造良率和可靠性，分解式散热器技术可将热界面材料焊料空隙减少25%，支持TDP高达1000W的芯片封装 [7] - 该技术为Chiplet设计提供统一封装平台，支持多来源芯片（如英特尔CPU、第三方GPU和内存）集成，AWS和思科已合作应用于下一代服务器 [8] - 与台积电CoWoS相比，EMIB-T在电源完整性和信号稳定性更具优势，Foveros-R/B等衍生技术拓展了应用场景 [9] 商业化与战略规划 - 西门子EDA推出基于TSV的EMIB-T参考流程，构建从热分析到信号完整性的完整工具链加速商业化 [9] - 英特尔计划2025年下半年实现EMIB-T量产，凸块间距从45微米逐步缩小至25微米，2028年目标单个封装集成超24颗HBM [9] - 公司采用开放策略，为完全不使用英特尔制造组件的芯片提供封装服务，以拓展代工厂客户关系 [9] - 该技术是英特尔代工厂战略的重要组成部分，将影响全球半导体封装技术发展方向 [9] 行业背景 - 现代处理器采用复杂异构设计集成多种计算和内存组件以提升性能、成本和能效 [4] - 先进封装技术是异构设计的基石，行业正向Chiplet设计转型 [5] - 英特尔需持续推进新技术研发以与台积电等竞争对手保持同步 [6]

行业概况 - 2019-2021年刚性覆铜板行业高速增长，受益于5G基站建设加速、新能源汽车电子需求激增及疫情催生的消费电子需求 [2] - 2022年起行业进入调整期，受全球经济衰退、消费电子需求疲软及半导体供应链扰动影响 [2] - 2023年延续收缩态势，销售量微降至5.249亿平方米，销售额缩水至93.34亿元，同比降幅达16.3% [2] 产品定义与分类 - 覆铜板在电子电路制造中起导电、绝缘和支撑作用，影响信号传输速度、能量损耗和特性阻抗 [3] - 刚性覆铜板不易弯曲，具有一定硬度和韧度，主要应用于通信设备、家用电器、电子玩具、计算机周边设备等 [3] 政策背景 - 政策支持聚焦技术升级、设备智能化改造和绿色化转型，重点研发高频高速覆铜板、高性能基材等关键材料 [5] - 政策强调环保材料替代和清洁生产工艺推广，响应国家"双碳"目标 [5] - 地方政策如潮州市优先发展产业目录明确支持高频微波印制电路板、高速通信电路板、高性能覆铜板等 [6] - 工信部等部委政策推动提升高频高速印刷电路板及基材性能，更新先进设备以提升工程化和产业化能力 [6] 产业链结构 - 上游为电子级玻璃纤维布、铜箔、树脂、木浆纸等关键原材料 [7] - 中游为刚性覆铜板生产制造，通过层压、涂覆等工艺加工 [7] - 下游覆盖通信设备、家用电器、电子玩具、计算机周边设备等终端应用领域 [7] 市场现状 - 2023年全球刚性覆铜板销售额同比下滑16.3%至127.34亿美元，销售量微降1.1%至6.568亿平方米 [9] - 常规FR-4以33.38%销售额占比居首，特殊树脂基及专用CCL占比攀升至32.88%，成为第二大品类 [9] - 高速CCL（含无卤型）表现突出，无卤高速品类销售额逆势增长5.5% [9] - 无卤化FR-4和高Tg FR-4受消费电子及汽车电子需求放缓拖累份额收缩，复合基与纸基CCL合计占比不足10% [9]

玻璃基板技术概述 - 玻璃基板是一种高透明度、高平整度、高稳定性的基底材料，主要用于支撑上层功能材料并保障器件长期稳定性，被视为半导体和显示领域新一代基板解决方案 [1][2] - 玻璃基板的核心优势包括：高平整度（开孔间隔<100微米）、低热膨胀系数（与硅接近）、高介电常数（硅的1/3）、化学稳定性、光学特性和环保性 [5] - 玻璃基板通过降低互连电容实现更快信号传输，特别适用于数据中心、电信和高性能计算等对速度敏感的应用场景 [1][15] 行业发展背景 - 摩尔定律面临"存储墙""面积墙""功耗墙"等制约，先进封装成为后摩尔时代重要路径，全球先进封装市场规模从2019年288亿美元增长至2024年425亿美元 [1][13] - 生成式AI兴起推动大模型需求，2024年全球半导体市场规模达6351亿美元（同比+19.8%），高性能计算需求刺激存储器量价齐升 [9] - 封装基板2023年产值下滑28.2%至125亿美元，但SIP/模块/先进封装领域仍具潜力，2024年随景气度回升恢复增长 [11] 市场现状与预测 - 当前玻璃基板行业处于技术导入期，2030年全球半导体封装用玻璃基板市场规模预计超4亿美元，渗透率将超2% [15][17] - 英特尔2023年9月推出行业首个玻璃基板先进封装计划，宣布2030年前在先进封装中采用玻璃基板 [15] - TGV（玻璃通孔）技术是核心突破点，其高频电学特性优于硅基TSV，但产业化仍面临高深宽比制造、微裂纹控制等挑战 [19][20][22][23] 产业链与技术发展 - 产业链分为原料（特种玻璃）、设备、生产、封装检测和应用环节，生产需经过1500℃高温熔融、均化、成型（浮法/卷板法）、加工等复杂工艺 [6] - TGV工艺结合种子层溅射、电镀填充、CMP等流程实现3D互联，通孔直径10-100μm，单晶圆需数万金属化通孔 [20] - 未来技术发展将聚焦工艺优化（通孔精度/密度提升）、新材料研发以及解决多层可靠性问题 [25] 主要参与企业 - 上市公司包括沃格光电、五方光电、帝尔激光、德龙激光、东材科技、彩虹股份等 [2] - 产业链相关企业涵盖江西沃格光电、厦门云天半导体、三叠纪科技、安捷利美维电子等十余家厂商 [2]

报告行业投资评级 未提及相关内容 报告的核心观点 - 先进封装作为“超越摩尔定律”的核心且高性价比路径，将推动封装设备销售额占比不断提升，后道设备的高精度、异构集成能力将成为半导体产业竞争力的关键 [5] - 不同先进封装与传统封装工艺流程差距较大，所需半导体封装设备由原有后道封装设备和新增中前道设备构成 [9][27] - 先进封装技术对封装设备的精度、效率以及自动化程度的要求不断提高，传统后道封装设备需针对更小尺寸、更高集成度、更复杂结构进行技术升级 [2][9] 根据相关目录分别进行总结 半导体封装设备行业综述 - 工艺流程及封装方式分类：半导体制造工艺流程分为前道工艺和后道工艺，后道工艺中的封装是将集成电路裸芯片与外部电路连接并保护的过程；传统封装以低成本和简单结构为主，先进封装通过多种技术满足高性能计算等需求，代表行业前沿发展方向；主要封装方式分为传统封装和先进封装，各有不同类型及特点 [16][19][20] - 后道封装设备市场规模：全球半导体制造设备销售额从2023年的1063亿美元增长至2024年的1171亿美元，同比增长10%，其中后道设备市场在2024年迎来转机，封装设备销售额同比增长25%，测试设备销售额同比增长20%；当下后道设备销售额占比较低，但先进封装将推动封装设备销售额占比不断提升 [21][22] - 封装工艺所需半导体设备：先进封装新增应用包括晶圆研磨薄化等，所需半导体封装设备由原有后道封装设备和新增中前道设备构成，不同先进封装与传统封装工艺流程差距较大 [27][30] - 传统后道设备升级及厂商：在先进封装技术中，传统后道封装设备需在精度提升、材料兼容性、工艺控制、自动化与智能化等方面进行技术升级，国内有众多供应商可提供相关设备 [32] 先进封装设备分析 - 传统后道设备：减薄机：用于半导体晶圆减薄处理，满足后续工艺要求，核心作用包括减小晶圆厚度等；减薄工艺有机械磨削、化学机械研磨等多种方法；全球减薄机市场集中度较高，主要由日本企业主导，中国本土企业有华海清科等 [39][44] - 传统后道设备：划片机：是半导体后道封测中晶圆切割和WLP切割环节的关键设备，切割质量与效率影响芯片质量和成本；划片工艺分为刀片切割和激光切割，激光切割尤其是隐形切割是主要趋势；全球划片机市场主要被日资垄断，中国厂商有光力科技等 [47][49][53] - 传统后道设备：贴片机：也称固晶机，将芯片从晶圆上抓取并安置在基板上，可高速、高精度贴放元件；先进封装对贴片机的精度和效率要求更高；全球贴片机市场呈现双寡头格局，中国贴片机在中低端市场有竞争力，高端市场国产化率仅10% [54][57][62] - 传统后道设备：键合机：传统引线键合技术难以适应现代先进封装需求，热压键合与混合键合是关键技术发展方向；键合技术种类繁多，随着封装技术进步，键合设备需达到更高精度和更精细能量控制；全球键合机行业集中度较高，中国厂商有华卓精科等 [63][66][72] - 传统后道设备：塑封机：为芯片提供物理保护和电气绝缘，核心功能是将芯片与封装体牢固结合；塑封工艺可分为密封法和模塑法，模塑法又分为传递模塑和压缩模塑，压缩模塑适合先进封装需求；全球半导体塑封机市场呈现寡头垄断格局，中国代表厂商有耐科装备等 [78][84] - 传统全流程设备：量检测设备：为集成电路生产核心设备之一，贯穿全过程；先进封装因复杂性和精度要求，需更频繁使用量检测设备；全球半导体量/检测设备市场呈现高度垄断格局，中国市场也呈现一超多强格局，国产量检测设备支撑主要覆盖成熟制程 [86][90][93]

三维集成电路与先进封装技术 - 三维集成电路(3D IC)为AI算力和高端数模混合集成提供设计灵活性，堆叠芯片架构成为下一代产品关键[3] - 2.5D/3D封装通过中介层过孔或互连凸块实现Die间连接，但需自动化验证确保系统正确性[3] - 高互连密度先进封装包括2.5D/3D/3.5D/SiP/FOWLP/MCM等多种形式[8] 3Sheng EDA工具核心功能 - 提供堆叠芯片Die间、Die与中介层互连的组装级验证，支持跨工艺节点设计的DRC/LVS检查[10] - 关键性能涵盖跨Die设计规则检查、系统级寄生效应验证、静态时序分析及数据完整性签核[12] - 采用机器学习算法实现2.5D异常网络检测，提升同构阵列重复性设计的准确性[18] 物理验证技术亮点 - LVS检查通过解析Verilog代码与GDS层关系，验证多Chiplet物理连接，缩短集成周期[15] - DRC工具支持几何规则、多层检查及Foundry规范，自动修复线端间隔/差分线屏蔽等工艺违规[28] - 独特功能包括跨层级一致性验证、网表-版图联动分析及2.5D连接规则自定义配置[13] 行业应用场景 - 2.5D堆叠芯片主要应用于军事/航空航天/高端算力领域，3D扇出封装侧重消费电子[4] - 工具覆盖芯片设计公司、代工厂和OSAT企业对三维集成后摩技术的验证需求[4] - 支持中介层布线验证、互连对准检查及BGA-基板连接等全流程物理验证[22] 工具平台扩展能力 - 集成架构设计-测试-物理实现-仿真-验证五引擎，实现Chiplet快速设计闭环[30] - 兼容第三方工具完成可靠性设计，持续完善2.5D/3D/晶上集成系统自动化方案[31]

旭化成PSPI断供事件 - 日本旭化成5月19日收紧PSPI产品PIMEL供应 5月26日实施断供 主因AI算力需求激增与产能不足矛盾[1] - 旭化成PSPI全球市占率领先 其Pimel系列是半导体封装关键材料 断供导致台积电 三星 盛合晶微等头部企业面临生产停滞风险[1] PSPI技术特性 - PSPI兼具聚酰亚胺的介电性能 机械强度 耐热性及光刻胶感光性 用于芯片表面保护 凸块钝化 重布线层绝缘[3] - 相比传统非光敏聚酰亚胺 PSPI可直接光刻成型 简化制造工艺 提高图形精度 应用于先进封装 OLED显示等领域[3] - 负性PSPI因高分辨力和环保性为主流 正性PSPI在光刻精度和环境友好性更优[5] 全球PSPI市场格局 - 2024年全球封装用PSPI市场规模4.02亿美元 预计2030年达8.02亿美元[5] - 日美厂商垄断95%高端市场 五大头部为Toray 富士胶片 HD Microsystems 旭化成 SK Materials[5] 中国PSPI发展现状 - 2024年中国半导体封装用PSPI市场规模8.20亿元 受AI芯片和2.5D/3D封装驱动持续增长[9] - 国内企业面板用PSPI已量产 半导体封装用PSPI处于研发验证阶段 技术难点在边缘光刻清晰度[9] 国内主要企业进展 - **波米科技**：PSPI产能500吨 打破国外40年垄断 承担国家2.5D/3D封装PSPI研发项目 与华为海思深度合作[10] - **鼎龙控股**：布局7款半导体封装PI 2024年显示材料PSPI产线批量供货 已获批量订单[11] - **艾森股份**：正性PSPI获晶圆厂首单 负性PSPI在封测厂验证 低温固化PSPI适配2.5D/3D封装[12] - **圣泉集团**：2024年建成8英寸PSPI中试线 2025年规划千吨级产线 目标成本低于进口30%[12] - **明士新材料**：PAE-130和PBO-801系列通过验证 低温PSPI在重点封装企业验证中[13] 行业活动 - 2025势银光刻材料产业大会7月8-10日合肥举办 聚焦光刻材料供应链创新[15]

核心观点 - SpaceX押宝面板级封装(FOPLP)，要求供应链扩大建置产能，并与群创签下NRE合约，群创有望获得电源管理晶片大单并力拼2025年量产[1] - 群创利用旧3.5代线玻璃基板(620mm×750mm)投入FOPLP，面积是12吋晶圆的6.6倍，具备量产效率优势，目前发展chip first、RDL-first、TGV三项制程[2][4] - SpaceX将在马来西亚自建700mm×700mm基板的FOPLP产线，目标整合卫星射频晶片与电源管理晶片，强化垂直整合能力[1] 技术布局 - 群创FOPLP制程进展：chip first预计2024年出货，RDL-first处客户认证阶段，TGV在技术研发中[2][4] - 面板前段制程与封装工序60%相似，设备可沿用且工程师易切入，玻璃基板临时载板技术已具量产等级[2][4] - 群创G3.5厂可生产620×750mm基板，为业界最大封装尺寸，向下调整至310×310mm无技术障碍[4][5] 产能与效益 - 群创2024年FOPLP量产初期营收占比预估低于1%，但象征技术突破，旧厂将转向高利润产品[2] - 大尺寸基板单次产能提升显著，随晶片尺寸放大趋势经济效益日益显现，群创专注大尺寸技术开发[5] 市场合作 - 群创与SpaceX合作开发类比晶片，延伸原车用面板合作关系至半导体领域[2] - 此前曾获恩智浦、意法半导体等手机电源管理晶片订单，后因市况与良率问题推迟量产[1] 行业动态 - 台积电在桃园建置面板级封装试验产线，目标2027年小量生产，但群创澄清其技术能力未被客户质疑[3][4] - 群创驳斥日经亚洲报导中关于"显示器产业精度不足"的误导性叙述，强调其制程稳定发展且未接获客户负面反馈[3][4]