颠覆性算力芯片 - 北京大学研发全球首款24位精度模拟矩阵芯片，基于阻变存储器，通过动态误差校准算法将传统模拟计算精度从8位提升至24位，误差率低于0.1% [1] - 该芯片在求解128×128矩阵方程时，计算吞吐量达顶级GPU的1000倍以上，能效提升超100倍，应用于6G通信基站信号处理仅需3次迭代即可恢复高清图像，误码率与32位数字计算相当 [2] - 清华大学开发全球首颗集成存储、计算与片上学习的忆阻器芯片，能效较传统ASIC提升75倍，支持硬件端直接训练AI [4] 核心工艺与材料 - 国光量超发布4英寸离子束刻蚀机，精度达0.02纳米，性能较国际主流2nm设备提升百倍，中微半导体实现1纳米等离子刻蚀工艺 [7] - 璞璘科技交付全球首台半导体级步进式纳米压印光刻机，上海微电子浸没式光刻机量产，通过SAQP技术实现等效5nm试产，国产设备配套率超50% [7] - 复旦大学研制全球首颗二维-硅基混合架构闪存芯片"无极"，集成5900个晶体管，读写速度比传统闪存快百万倍，良率达94.3% [7] 高端芯片设计与制造 - 小米玄戒O1为中国大陆首款自研3nm手机SoC，集成190亿晶体管，性能接近苹果A18 Pro，能效提升30% [8] - 华为昇腾910B支持8卡互联，大规模应用于政务云及自动驾驶，国产AI算力依赖度从95%降至50% [9] - 龙芯3C6000采用完全自主"龙架构"指令集，64核性能超越英特尔至强8380，车规级芯片东风DF30 MCU实现全流程国产化，功能安全达最高等级ASIL-D [10] 未来方向与挑战 - 北京大学与港城大联合研发全频段6G芯片，速率达120Gbps，支持天地一体化组网 [11] - 国光量超刻蚀机推动量子芯片良率提升，中国电信推出504比特超导量子计算机"天衍504" [12] - 7nm以下先进制程设备仍依赖EUV光刻机，国产EUV预计2027年攻关，GPU工具链与EDA设计软件需加速完善 [13]

行业背景与挑战 - 人工智能领域算力需求爆发式增长，AI算力需求每不到六个月便实现翻倍，增速远超摩尔定律驱动的硬件算力提升速度 [2] - 中国智能算力规模2025年已突破数十万亿亿次，国家计算力指数与数字经济、GDP增长紧密相关 [2] - 行业面临双重硬件制约：摩尔定律放缓导致晶体管尺寸微缩难度加大，以及先进光刻机单次曝光尺寸固定为858平方毫米，限制了GPU等单芯片的最大面积 [2][4] - 美国长期主导计算芯片体系，其依赖指令集、工具链、操作系统构成的完整生态支撑 [2] 芯片算力提升路径 - 将芯片算力拆解为三个核心要素：晶体管集成密度 × 芯片面积 × 单个晶体管算力 [4] - 传统提升集成密度路径依赖晶体管尺寸微缩，当前已实现每平方毫米数亿个晶体管的集成，例如英伟达H200 GPU在800平方毫米面积内集成近1000亿个晶体管，但面临功耗、成本与良率挑战 [6] - 未来实现超万亿晶体管集成需依托以芯粒技术为代表的2.5D/3D集成技术，将集成维度从“面密度”拓展至“体密度” [6] 芯粒技术发展 - 芯粒技术是融合架构设计、互联设计、存储封装、电源散热及先进光刻的综合技术体系 [6] - 为推进自主生态建设，牵头组建“中国中关村高性能芯片互联技术联盟”，已制定12项团体标准、牵头编制5项国家标准 [6] - 依托国家重大项目建设“北京芯力技术创新中心”，打造芯粒技术一站式服务平台，目前该平台已完成通线并初步具备小批量量产能力 [6] 晶圆级芯片技术路线 - 国际上存在两类典型晶圆级芯片技术路线：Cerebras WSE采用的曝光厂拼接技术，以及Tesla Dojo采用的完好晶粒结合有机基板重塑晶圆路线 [7] - 学院团队提出“硅基基板 + 完好晶粒”技术路线，经测试能支撑芯片算力达到3-15 PFlops@FP8，性能超过4纳米工艺的英伟达GB200 GPU [7] 存算一体与忆阻器技术 - 忆阻器采用“两电极 + 中间氧化层组变层”结构，通过施加电源脉冲调节电导可实现多比特非易失存储，单个忆阻器可同时承担多比特乘法器、加法器与存储单元的功能 [9] - 相比传统数字电路，忆阻器的能效比CPU、GPU提升一个数量级，且在擦写速度、耐久性、多比特存储能力及成本方面优于闪存、MRAM、PCM等其他非易失存储器 [9] - 忆阻器存算一体技术从器件材料优化、交叉阵列功能演示，发展到2018年后与CMOS电路集成打造原型芯片，呈现指数级发展趋势 [9] 忆阻器工艺突破 - 团队与中芯国际合作研发出覆盖55纳米、40纳米、28纳米、22纳米至12纳米多个节点的忆阻器集成工艺，具备良好的工艺迁移能力 [10] - 忆阻器集成规模达上百兆，良率可达4个9至6个9，实现4比特编程，40纳米、28纳米节点的存储产品已实现一定规模量产，工艺水平进入国际第一梯队 [10][12] 忆阻器核心创新方案 - 为提升计算精度，研发“混合训练架构”，研制出国际首款多阵列忆阻器存算一体系统，成功演示多层卷积神经网络计算，能效达110+ TOPS/W [12] - 为实现片上训练，提出“Stellar片上学习框架”，研制出国际首款全系统集成的支持片上高效学习的忆阻器双算力芯片，在相同任务下能耗比先进工艺数字芯片低1-2个数量级 [12] 产业化进展 - 忆阻器存储技术已相对成熟，台积电也在推进12纳米及更先进节点的忆阻器存储工艺研发 [15] - 团队孵化的企业已实现1-16MB典型规格忆阻器存储产品的量产 [15] - 孵化“北京亿元科技”初创公司，推出面向科研的存算一体硬件平台，并联合咪咕、字节跳动研发存算一体计算加速卡，在内容推荐场景开展探索性应用 [15] 未来发展方向 - 实现高算力芯片突破需依托多层次协同创新：引入存算一体新计算范式，并推动其与进程计算、主流计算架构的融合 [15] - 通过芯粒堆叠、单片三维集成等技术构建异构集成层次化芯片，突破单芯片面积限制 [15] - 团队正关注硅光、光电子融合等技术，计划引入光模块加速数据传输，丰富高效芯片的技术探索路径 [15]

投资逻辑与策略 - 投资逻辑核心是核心发力面向未来以及双向赋能共建生态 [2] - 核心发力指拥抱人工智能主赛道，利用漏斗模型与产业视角精准筛选项目 [2][4] - 漏斗模型筛选项目的三个标准包括优秀流量入口、清晰算法筛除不合格项目、提供真正赋能，每个环节成功率可比同行高出20%-30% [5] - 面向未来指投资聚焦AI主赛道及三个AI+领域，即AI+新硬件、AI+生命科学、AI+能源革命 [6][7] - 双向赋能指与被投企业实现业务协同，目前已与70%以上的被投企业达成产业协同 [8] 投资领域与赛道 - 专注于以人工智能为代表的科技领域投资，重点围绕AI基础层、中间层及相关应用层展开赋能型产业生态投资 [4] - AI主赛道覆盖算力、算法、数据服务、垂类模型到各种应用，进行全生命周期、全产业链关注 [6] - AI+新硬件领域关注底层技术创新、基础设施创新及可能出现的新型硬件平台如机器人、AR/VR设备 [6] - AI+生命科学被视为永恒主题，在新型疗法、AI制药、AI For Science等领域存在巨大机会 [7] - AI+能源革命领域包括新能源车以及新型能源的生产、存储、运输销售等变革机会 [7] 赋能模式与生态构建 - 追求与被投企业实现双向赋能的化学反应，而不仅仅是财务回报 [8] - 通过技术、业务、品牌等多方面协同帮助被投项目发展，使其更受投资人和客户看好 [8] - 以存算一体芯片公司知存科技为例，在其2017年成立初期即进行投资，并在产品研发、品牌建立、引入新投资方等方面给予帮助 [8] - 早期投资寒武纪时也进行了大量双向赋能工作，在当前全球经济环境下相互扶持才能实现长期共同发展 [8] - 秉持产业+技术+资本的投资理念，通过生态化投资布局与被投企业共同打造AI领域的航母舰队 [9]

投资逻辑与策略 - 投资逻辑核心是核心发力面向未来和双向赋能共建生态 [1] - 核心发力指拥抱核心能力和人工智能主赛道，通过漏斗模型筛选项目 [2] - 漏斗模型筛选标准包括优秀流量入口、清晰算法以筛除不合格项目、提供真正赋能 [2] - 在漏斗模型中每个环节成功率比别人高出20%-30%就能有更高概率成功 [2] - 硬科技时代项目发展需经历实验室、小试、中试、To B、模块化再到To C的过程，与互联网时代流量变现模式不同 [2] - 面向未来指投资聚焦1+3赛道，1是AI主赛道涵盖算力、算法、数据服务、垂类模型到各种应用的全生命周期和产业链 [3] - 三个AI+包括AI+新硬件如机器人或AR/VR设备、AI+生命科学如新型疗法和AI制药、AI+能源革命如新能源车和新型能源生产存储运输 [3] 产业协同与生态构建 - 讯飞创投已经与70%以上的被投企业实现了业务协同 [1][5] - 追求双向赋能的化学反应，通过技术、业务、品牌等多方面协同帮助被投项目发展 [5] - 投资理念是产业+技术+资本，通过生态化投资布局与被投企业打造AI领域的航母舰队 [6] - 以存算一体芯片公司知存科技为例，在其2017年成立初期便投资并帮助其产品研发、品牌建立和引入新投资方 [5] - 早期投资寒武纪时进行了大量双向赋能工作，在全球经济环境下相互扶持以实现长期共同发展 [5] 公司背景与投资领域 - 讯飞创投成立于2016年，专注于以人工智能为代表的科技领域投资 [2] - 基于科大讯飞产业经验和资源整合能力，重点围绕AI基础层、中间层及相关应用层展开赋能型产业生态投资 [2] - 在硬科技时代需利用自身优势，因千行百业各有不同，没有孵化器可覆盖所有行业 [2]

文章核心观点 - 存算一体技术通过"数据不动计算动"的底层逻辑突破传统冯・诺依曼架构的"存储墙"和"功耗墙"困境，将AI算力能效提升数十倍，成为后摩尔时代最具颠覆性的技术路径[1] - 知存科技作为全球首批实现存算一体芯片量产商用的企业，通过"天才博士计划"加速培养跨域复合型人才，以应对行业技术爆发期的人才缺口挑战[1][6][7] - 存算一体技术已从前沿研究进入规模化量产阶段，大语言模型的爆发使其能效优势较传统卷积神经网络放大百倍，行业正经历从"量产验证期"向"规模应用期"跨越的关键阶段[3][12] 存算一体技术发展现状 - 技术跨过量产临界点：经过十余年沉淀，存算一体已从实验室成果进入规模化量产阶段，大语言模型爆发使其能效优势较传统卷积神经网络放大百倍[3] - 商业化落地成果：知存科技存算一体芯片已累计服务超30家客户，在智能物联网等场景实现商用[5] - 技术规模演进：当前存算一体芯片晶体管规模较英特尔8008微处理器的3500个晶体管实现至少百万倍增长[5] 行业人才需求与挑战 - 人才缺口严重：中国芯片专业人才缺口到2025年预计扩大至30万人以上[1] - 复合型人才稀缺：存算一体需要半导体器件、电路设计、AI算法的跨域协同，需具备解决存内计算噪声问题及通过算法、固件、电路和架构设计的综合能力[6] - 人才培养机制创新：知存科技采用"导师制+轮岗制"非常规体系，2年内完成2-3个核心研发岗位轮换，覆盖芯片设计到工具链开发全流程[7] 企业技术创新与研发实践 - 研发环境特色：开放式白板会议文化促进团队智慧最大化利用，拒绝闭门造车[10] - 技术攻坚重点：包括3D堆叠中"过孔寄生与通道串扰"难题，以及算法与存储单元匹配、良率提升等关键瓶颈[11] - 研发双轨挑战：团队既需攻克存算技术边界突破（从0到1），又要推动技术方案在量产线落地（从1到N）[11] 人才招聘战略与方向 - 薪酬竞争力：天才博士计划提供百万级薪资包，达到行业最高水准甚至超过部分头部大厂同类岗位[7] - 岗位覆盖范围：2026届招聘涵盖存算研发、数字/模拟电路设计、芯片架构、工艺与器件、编译工具、软硬协同、AI算法、热设计/热仿真等领域[11] - 核心吸引力：提供参与全球首个存算一体量产商用芯片迭代及下一代产品定义的机会，强调"共建技术未来"的共创感[7][11] 行业发展前景与应用方向 - 技术演进阶段：正处于从"量产验证期"向"规模应用期"跨越的关键节点[12] - 终端应用前景：端侧应用潜力巨大，如实现手机本地运行大模型而不发烫的高能效需求[11] - 产业标准建立：编译工具等岗位需解决存算架构与通用AI框架适配问题，行业内尚无参考经验，需要共同定义标准[11]

文章核心观点 - 存算一体（Compute In Memory，CIM）通过将存储和计算融合，旨在解决传统冯·诺依曼架构的"存储墙"和"功耗墙"问题，提升计算效率和能效比 [1][12][21] - 该技术尤其适合AI等高算力需求场景，市场规模预计从2023年到2029年以154.7%的年复合增长率增长，达到306.3亿美元 [30][46][79] 技术背景与问题 - 传统冯·诺依曼架构采用存算分离模式，存储与计算独立导致数据传输瓶颈 [2][10] - AI时代数据量爆炸式增长，暴露"存储墙"（数据传输速度远低于计算速度）和"功耗墙"（数据传输能耗占比高达63.7%）问题 [11][12][17] - HBM技术通过3D封装缩短存算距离，但未根本解决分离问题 [18][20] 技术原理与优势 - 存算一体模仿人脑结构，在存储单元内直接计算，减少数据搬运次数，提升效率并降低功耗 [21][22][48] - 适用于AI矩阵乘法和乘累加运算，能效比显著提升（如PRIME方案功耗降低20倍、速度提升50倍） [28][47][48] 技术分类 - 近存计算（PNM）：通过封装集成存算单元（如HBM），但仍属存算分离，适用于AI、边缘计算等场景 [36][37][39] - 存内处理（PIM）：在存储晶粒中集成算力（如HBM-PIM），适用于语音识别、基因匹配等 [40][42] - 存内计算（CIM）：彻底融合存算单元，消除界限，是狭义存算一体，主要服务AI计算 [43][44][46] 存储介质与实现方式 - 易失性存储器（SRAM、DRAM）和非易失性存储器（Flash、RRAM、MRAM等）均可用于存内计算 [51][53][54] - SRAM适合大算力场景（高能效比），DRAM成本低但延迟大，Flash适合小算力场景 [54] - 新型存储器如RRAM（忆阻器）研究热度高，但面临工艺良率和可靠性挑战 [55][57][58] - 模拟存内计算能效高但误差大，适用于低精度场景（如可穿戴设备）；数字存内计算精度高但功耗大，适用于云端AI [60][61] 应用场景 - AI相关领域：自然语言处理、图神经网络、智能决策等，对算力效率和能耗要求高 [62][65] - AIoT智能物联网：碎片化市场注重成本、功耗和开发难度，存算一体具备优势 [63][64] - 云端AI计算：替代GPU部分场景，存算一体ASIC芯片在能效和固定任务处理上潜力巨大 [65][66][67] - 延伸应用：感存算一体、类脑计算等新兴领域 [68] 发展历程与现状 - 概念最早于1969年提出，但受限于技术未落地 [23][24] - 2010年后关键技术突破（如忆阻器实现布尔逻辑），2016年PRIME方案验证能效提升 [26][27][28] - 2017年多家巨头推出原型系统，引发学术界和产业界热潮 [29] - 2023年清华大学研发出全球首颗全系统集成忆阻器存算一体芯片 [32] - 当前进入高速发展期，传统芯片巨头和创业企业（如苹芯科技、Mythic等）积极布局 [30][31][33] 市场规模与增长 - 预计2029年全球存算一体技术市场规模达到306.3亿美元，年复合增长率154.7% [79] - 技术正从理论研究走向产业落地，未来几年将涌现更多创新和企业 [33][80]

前沿科技产品展示 - 垂直起降固定翼无人机采用油电混合动力 具备垂直起降和长距离巡航能力 翼展6.3米 载重30公斤 续航6小时 飞行距离700公里 可搭载高清摄像和应急通信设备 应用于应急救援 消防巡查 城市治理等领域 [1] - 腰部外骨骼机器人可避免工人腰椎和肌肉损伤 除工业上肢和腰部电动外骨骼外 公司计划2024年7月推出面向C端的消费级外骨骼机器人 聚焦助行场景 [1] - AI产品将助听器与AR眼镜结合 帮助听障人士"看见"声音 [1] - 展区还展示立体视觉扫描建模机器人 车载芯片 存算一体芯片 星载宽带激光通信终端等前沿科技产品 [1] 杨浦区科技产业支持 - 杨浦区推出14幅滨江地块 总占地面积约34公顷 包括"世界客厅""动韵桥芯""新质秀岸"等片区 [2] - 五角场市级副中心及大创智功能区推介2幅优质地块 占地约9公顷 [2] - 杨浦区与国家技术转移东部中心共同启动InnoMatch全球创新要素供应链平台 [2] - 上海市经信委表示将持续培育优良产业生态 加大科技成果招商力度 推动杨浦区建设科技成果转化高地 [2]

大会概况 - 第五届中国集成电路设计创新大会暨IC应用生态展（ICDIA创芯展）将于2025年7月11日-12日在苏州金鸡湖国际会议中心举办，主题为"自主创新•应用落地•生态共建" [1] - 大会聚焦AI大算力、光子集成电路、超异构计算、RISC-V生态、5G/6G半导体、AIoT与边缘计算、智能汽车与自动驾驶等前沿技术领域 [1] - 采用"1+1+4+1"模式：1场高峰论坛、1场AI开发者主题大会、4场分论坛（先进设计与创芯应用、汽车芯片与智能驾驶、AIoT与智联生态、产研项目与投资对接）、1场IC应用生态展 [1] 日程安排 - 7月10日：会议报到、联盟理事会、理事会晚宴 [2] - 7月11日：大会开幕式、高峰论坛、欢迎晚宴&2025中国强芯IC颁奖、AI开发者大会 [2] - 7月12日：4场专题论坛（先进设计与创芯应用、汽车芯片与智能驾驶、AIoT与智联生态、产学研合作与投资对接） [2] - 7月11-12日：IC应用生态展 [2] 高峰论坛亮点 - 主题为"智领未来、芯创生态"，聚焦前沿技术突破、先进设计与工具、应用场景与产业化 [3] - 邀请行业顶级专家与企业领袖分享集成电路创新热点、产业机遇、技术突破路径与市场研判 [3] 技术专题内容 - AI驱动芯片设计、新兴计算范式、高端EDA与IP核、Chiplet与异构集成、开源与生态建设、低功耗与高可靠性设计 [6] - 智能汽车与自动驾驶、AIoT与边缘计算、高性能计算与数据中心 [6] - AI开发者大会涵盖AI大算力芯片、AI大模型、AI场景应用、AI机器人四大领域，聚焦深度学习、大数据处理、AI前沿技术与应用 [6] 展区设置 - 先进设计与强芯IC展区：展示EDA工具、IP核设计、RISC-V生态、5G/6G通信芯片、车规级芯片、AI加速芯片、存算一体芯片等 [11] - 设计创新联盟展区：华大半导体、中兴微电子、士兰微电子、紫光展锐、兆易创新等近百家联盟成员单位参展 [12] - 应用与智能生态展区：智能汽车、智慧医疗、AIoT生态、绿色能源相关芯片及解决方案 [13] - AI与机器人展区：人形机器人、工业机器人、AI大模型应用、AR/VR、边缘AI芯片设计应用 [14] 强芯评选活动 - 面向全国设计企业评选技术领先、竞争力强、质量可靠的中国创芯产品，推动国芯国用 [17] - 获奖产品将在ICDIA上发布与路演推广 [17]