以下文章来源于智驾最前沿 ，作者咖啡鱼 自动驾驶领域专业的技术、资讯分享全媒体平台。我们的slogan是：聚焦智能驾驶 ，紧盯行业前沿。 纯 GPU 能做自动驾驶吗？ 从技术上来说，纯 GPU 可以实现一定程度的自动驾驶，但存在明显短板，难以满足高级别自动驾驶的 需求。 GPU 能够处理自动驾驶所需的并行计算任务（如传感器数据融合、图像识别等），但其设计初衷是图 形渲染，存在以下局限性： 早期一些自动驾驶测试车辆曾尝试使用纯 GPU 方案。比如某款基于英伟达 GTX1080GPU 的测试 车，在处理单路摄像头数据时，目标检测延迟约 80 毫秒，而车辆以 60 公里 / 小时行驶时， 80 毫秒 内会前进 1.33 米，这在突发状况下会带来安全隐患。 特斯拉早期 也 使用 GPU （ NVIDIA PX2 ），后转向自研 NPU （ FSD 芯片）以优化能效。 在数据处理能力方面， L4 级自动驾驶汽车每秒产生的数据量约 5-10GB ，纯 GPU 处理时，需要多 颗 GPU 协同工作。某测试显示，用 4 颗英伟达 TITAN X GPU 处理 8 路摄像头和 1 路激光雷达数 据，功耗达到 320W ，这会使 ...

自动驾驶芯片技术对比 - 纯GPU方案可实现低级别自动驾驶，但存在延迟高（80毫秒导致车辆行驶1.33米）、功耗大（4颗TITAN X GPU达320W使电动车续航减少30%）和效率低（ResNet-152模型处理4K图像耗时28毫秒）三大短板 [5][6][7] - NPU专用架构在神经网络计算中表现优异：华为昇腾310B含2048个MAC单元，数据流转路径比GPU减少60%；处理相同任务耗时仅8毫秒，比GPU快3.5倍 [12][6] - TPU采用512x512脉动阵列，数据复用率比GPU高3倍，专为TensorFlow优化但灵活性较低 [12][14][27] 芯片架构原理差异 - GPU基于通用流处理器（如GTX1080含2560个），执行AI任务时30%-40%硬件资源闲置 [10] - NPU采用MAC阵列直接映射神经网络结构，华为昇腾310B通过2048个乘加单元实现硬件级矩阵运算加速 [12][15] - TPU的脉动阵列通过数据节拍流动（如TPUv2的512x512阵列）减少访存次数，适合大型矩阵乘法 [14][15] 混合计算方案优势 - 英伟达Thor芯片采用GPU+NPU异构设计：NPU处理YOLOv8目标检测（5毫秒/帧），GPU完成激光雷达坐标转换（3毫秒/百万点云），协同效率提升40% [30] - 混合方案相比纯GPU硬件成本降低25%（单芯片成本500美元 vs 4000美元），电路板空间占用减少50% [31][35][36] - 兼容现有GPU算法可节省18个月适配时间，量产10万台时NPU单位研发成本仅30美元（GPU需80美元） [30][37] 能效与成本数据 - NPU能效比显著领先：特斯拉FSD芯片NPU部分达5.76TOPS/W，是同级GPU方案（1.07TOPS/W）的5.4倍 [34] - L4自动驾驶测试中，纯GPU方案（150W）比混合方案（60W）每百公里多耗电8度，续航减少53公里 [34] - 实现144TOPS算力时，NPU方案硬件总成本1200美元仅为纯GPU方案（5500美元）的21.8% [35][36]

PC行业AI适配现状 - 当前CPU和GPU普遍能支持本地大模型运行 NPU并非必需硬件[3] - 外挂VPU算力单元可被Windows识别但无法作为NPU使用 相关测试仍在进行中[3] - 已测试包括x86平台(带NPU)、高通骁龙X系列、苹果M系列等多架构AIPC方案[5] PC端AI生态特点 - AI软件适配来源多样 包括硬件厂商驱动集成(NVIDIA/AMD的AI插帧、超分等功能)及生态合作伙伴(Intel表现突出)[6] - 用户通过自行配置可让4-5年前老电脑享受AIPC生态红利 但需具备技术门槛[6] - 现有方案多为厂商预装(限新机)或需用户自行寻找适配软件 对普通消费者不够友好[8] Windows 11的AI功能升级 - 2025年7月底微软推出新版Windows 11 深度整合AI功能[8] - 新增自然语言智能体 可自动执行"调低分辨率"等系统设置更改[9] - 端侧模型支持离线文档总结/改写/创建待办事项(仅限英文系统)[11] - AI图片功能涵盖内容识别、人像重新打光、交互式文生图及精准截图[13] - Recall功能本地记录用户行为数据 支持自然语言检索历史内容[14] Windows 11 AI功能限制 - 自然语言智能体仅限高通骁龙X系列设备 未适配AMD/Intel平台[18] - 文本改写功能仅支持英文系统且不兼容高通平台 仅限部分Intel/AMD硬件[18] - 多数AI功能强制要求NPU算力≥40TOPs 大量高性能处理器因未达标被排除[22] - 微软意图推广NPU作为第三大计算单元 但忽视现有硬件现实(核显/独显算力更强)[22][24] 行业矛盾点 - NPU绝对性能弱于核显/独显 但微软仍强调低功耗特性 未考虑桌面PC/游戏本用户的高算力需求[25] - 硬件厂商宣称早期AIPC平台仍兼容最新代码 支持CPU/GPU/NPU异构加速 与微软的NPU强绑定策略形成冲突[20][22] - 微软推动处理器架构革新的初衷可能因功能兼容性不足引发消费者对AIPC实用性的质疑[25][26]

半导体架构演进 - NVIDIA GPU发展呈现明显周期：从早期图形渲染固定流水线DSA架构→统一Shader架构和SIMT抽象→AI时代引入Tensor Core重回DSA化，通过CUDA生态维持行业地位 [1] - 国内Ascend采用系统级统一设计：针对异构架构生态碎片化问题，提出同构ISA和混合执行模型，设计统一总线(UB)实现CPU/GPU/NPU编程统一和高效互连 [1] - SIMT与SIMD架构差异：SIMT编程灵活性高适合稀疏数据和复杂控制流，SIMD硬件效率优适合密集型向量运算，关键在于软硬件交付界面设计 [2] NPU技术特性 - NPU专为AI计算设计：在能效比和计算速度上优于CPU/GPU，适合移动设备、边缘计算和嵌入式AI，近年也应用于大模型训练推理 [3] - NPU硬件优势：指令架构简单(可嵌入ARM/RISC-V扩展指令集)、功耗低、内存使用模式单一，成为应对芯片出口管制的可行方案 [3] - 设计复杂度对比：CPU复杂度为1时，图形GPU为0.3-0.4，NPU不足0.1，核心是矩阵乘法和卷积运算的堆料设计 [4] NPU现存挑战 - 软件复杂度远超硬件：国产GPU卡因软件体验差导致数据中心利用率低下，高端算力紧缺与低端算力过剩并存 [5] - 内存架构缺陷：L1缓存有限且存在存储体冲突，缺乏SIMT的延迟隐藏机制，访存延迟直接暴露易造成计算核心空转 [5] - 生态碎片化：不同厂商NPU架构差异大，软件移植成本高，尚未经历GPU行业的标准化收敛过程 [5] GPU与NPU架构对比 - 历史演变相似性：早期显卡与当前NPU均为CPU远程控制的专用计算器，GPU通过集成独立控制单元实现功能进化 [6] - 控制层级差异：GPU采用"CPU→GPU→张量核心"三级控制链，NPU仅为"CPU→NPU"二级结构，缺乏自主控制能力 [7] - 英伟达关键突破：SIMT编程模型降低并行计算门槛，而NPU仍依赖外部CPU调度，难以适应大模型训练的实时策略调整 [7] 行业发展趋势 - AI任务复杂度提升：从单一推理向"训练+推理"全流程演进，驱动芯片架构向"高效计算+灵活控制"方向发展 [7] - 技术融合路径：国产NPU需引入SIMT前端并强化控制单元向GPU靠拢，同时GPU内部模块需DSA化 [7] - 英伟达算力宣传策略：H100的FP16算力989.4万亿次通过2:4稀疏度计算被宣传为1979.8万亿次，与实际密集运算指标存在差异 [4]

半导体知识产权行业的繁荣与萧条周期 - 行业遵循与自然界相似的"外部触发-激增-资源枯竭-崩溃"循环模式，体现在新房建设、石油开采、珍珠奶茶等商业领域[1] - 半导体IP行业同样经历该周期，每次新接口标准或设计趋势出现都会引发供应商激增[3] - 2000年存在40多家CPU/DSP架构公司，2005年骤减至不足10家，多数被收购或消失[6] CPU/DSP行业的历史性洗牌 - 2000年SoC设计浪潮触发处理器IP公司数量激增，包括3家上市公司和40余家竞争者[3] - 市场无法支撑过多架构，淘汰主因包括：投资资本枯竭（1998-2000年泡沫期后融资困难）和编译器人才短缺[6] - 编程难度高的架构因无法构建先进工具链而失去竞争力，Tensilica、Arc等幸存者最终被收购[6] NPU行业当前的重演态势 - 2018-2024年AI爆发触发NPU加速器公司数量激增，类似25年前CPU/DSP周期[8] - 技术快速迭代（如Transformer/LLM出现）导致固定功能加速器过时，部分公司已消失或被收购（如Untether）[11] - 风险资本态度转变：从疯狂投资转为要求市场吸引力（芯片产量或授权成功率）[11] NPU行业未来生存法则 - 市场最终将淘汰50多个NPU至5-10个赢家，2025年成为关键转折点[13] - 胜出者需具备三大特征： 1) 能处理数万AI模型的先进软件工具链（编译器）[13] 2) 支持快速编程新AI模型的用户友好工具[13] 3) 持续吸引新资本的商业模式[13] - 行业共识是既不需要垄断者（800磅大猩猩），也不需要过度分散的竞争格局[13]

报告核心观点 - 2025年下半年电子行业有三类投资机会，分别是产业趋势早期的AI眼镜等新品主题机会、产业业绩爆发期的AI算力等环节机会、产业成熟期的面板等龙头公司机会 [3] 各目录总结 AI眼镜 - 行业方面Meta引领AI眼镜发展，Meta Rayban搭载AI模型后销量爆发，预计2026年全球销量达1000万副，2030年达9000万副 [25][29] - 零部件上国内深度参与代工，光学与芯片是核心壁垒，SoC处理器分多种方案，光学显示是AR整机核心模块 [31][33] - 产业链标的筛选建议关注Meta、小米等供应链厂商及具备显示光学研发技术的龙头公司 [38] 折叠屏 - 2024年安卓折叠屏手机出货约1800万台，未来A客户产品是市场增量关键，预计2030年全球出货超0.8亿部 [43][45] - 铰链是核心组件，性能不断提升，采用多种工艺和材料，后续A客户折叠屏创新看好3D打印、液态金属及Metalens等趋势 [50][52] PCB - AI建设带动PCB量价齐升，四大云端服务供应商上调资本支出投入资料中心和AI服务器，Prismark预测2023 - 2028年相关PCB产品复合增长率约40.2% [53][54] - HDI是当前AI服务器主流方案，具有高可靠性、高性能和高密度互联特点，随着AI发展相关市场将持续扩容 [62][74] - PTFE PCB是潜在新方案，有介电损耗小等优点，但加工难度和成本高，需对PTFE树脂改性 [80][81] - 覆铜板受AI服务器发展拉动，高频高速需求增长，高端材料需求上升，大陆生益科技有望扩大份额 [84][90] 半导体设计 - 创新方面异构计算结合NPU等可提升生成式AI终端体验，NPU是端侧AI核心，定制化存储如华邦CUBE有诸多优势，有望随AI端侧发展成长 [92][104] - 景气与国产化共振上，利基存储价格上涨且有望加速国产替代，主流存储向企业级市场拓展，模拟芯片国内厂商有望受益国产化替代 [105][110] AI ASIC - AI算力是创新核心，AI技术包括训练和推理环节，AI服务器是市场核心增长点，国际科技巨头增加资本开支投入AI和云服务 [113][114] - 从IC设计思路看ASIC有定制化等优势，预计2028年数据中心ASIC市场规模将达429亿美元，CAGR为45%，第三方定制机遇显著 [124][125] 半导体设备&材料 - 驱动逻辑由估值向业绩切换，当前板块估值有压力，但随着业绩兑现预期向好 [138] - 行业β上全球半导体销售额增速下降，设备材料低速增长，下游需求结构分化，国产替代空间可观 [142][147] - 个股α方面设备关注平台型和细分领域龙头，材料关注产品能力和市场空间上限的公司，零部件关注高端产品和模块化发展 [166][168] 面板 - 利润表修复，进入深度价值区间，LCD关注年初涨价拐点，OLED关注叠层技术渗透率和资本开支预期 [169] - 大尺寸LCD需求稳中有升，短期一季度需求好，二季度略降，三季度旺季改善，中长期各终端需求有不同表现，产能无新增，稼动率和价格有相应变化 [170][184] - OLED小尺寸柔性有望扭亏，渗透率提升，中尺寸出货量预计2028年达6600万片，面板行业具备安全边际，将获更多资金青睐 [186][190]

报告行业投资评级 - 半导体行业强于大市（维持） [1] 报告的核心观点 - 边缘智能推动NPU广泛应用，AI端侧应用加速渗透，音频成AI落地端侧首要信息维度，AI增强型SoC可释放边缘侧实时推理与决策能力 [2] - 无线通信是物联网主要实现方式，物联网端侧连接需求增长推动局域无线连接技术应用扩展，无线连接芯片是万物互联核心 [2] - AI发展重心向终端转变，支持多模态交互的智能感知与自然对话需求强烈，加入AI技术的智能硬件推动用户体验升级，有望成AI技术落地重要载体 [2] - 生成式AI蓬勃发展使低功耗端侧设备边缘AI计算需求显著增加，搭载AI算力的智能终端设备渗透为SoC芯片带来新市场机遇，后续智能化需求倒逼硬件端升级 [2] 各部分总结 处理：边缘智能推动了NPU的广泛应用 - AI处理重心向边缘转移，生成式AI发展使低功耗端侧设备边缘AI计算需求增加，AI端侧应用从单一语音助手拓展至多模态全场景 [8][9] - 音频是高频次、高强度信息交互重要载体，正快速成为AI落地端侧首要信息维度，端侧AI+音频专用模型推动端侧AI产品重构与革新 [15] - SoC集成多种组件实现完整系统功能，适用于复杂系统场景；MCU是小型计算机系统，用于控制嵌入式设备，处理简单任务 [17] - 主流芯片架构包括X86、ARM、RISC-V、MIPS等，RISC-V开源、可定制，预计2024年搭载其处理器的SoC约20亿颗，2031年有望超200亿颗 [21] - ARM架构分Cortex - A、Cortex - R、Cortex - M三大核心系列，分别适用于高性能计算、实时控制、低功耗嵌入式领域 [22] - NPU专为神经网络计算设计，计算AI任务时速度优于CPU、略逊于GPU，功耗远低于GPU，主要应用于人脸识别等领域 [32] - CPU、GPU、NPU在AI计算中承担不同角色，NPU擅长高吞吐量、高度并行的工作负载，适用于边缘AI场景 [36] - NPU随AI用例和模型持续演进，具备模拟人类神经网络运作和近存运算或存内运算两大核心技术特点 [41] - ISP用于对图像或视频信号实时处理优化，分集成与独立两种，全球独立ISP芯片主要厂商分布在中日和欧美 [46] - AI ISP结合神经网络与传统ISP，可弥补传统ISP不足，是决定拍摄类AI智能眼镜成像质量的关键 [50] 连接：无线通信，物联网主要实现方式 - 物联网通过无线连接实现万物相连，端侧连接需求增长推动局域无线连接技术应用扩展，涵盖WiFi、蓝牙等 [73] - 不同物联网无线连接技术各有优劣，WiFi传输大量信息方便但安全性低，蓝牙功耗低、抗干扰能力强，ZigBee组网协议成熟但传输速率低等 [72] - 无线连接芯片是万物互联核心，蓝牙、WiFi等技术迭代提升设备无线通信性能，市场对高集成度、多模、低功耗IoT连接芯片需求增加 [74] - 多模SoC芯片支持多种连接方式，是物联网连接芯片行业发展趋势，可简化设计流程、节省成本 [81] - 蓝牙采用跳频技术规避干扰，低功耗蓝牙成为主流方案，后续版本持续强化低功耗特性 [86] - 全球蓝牙设备年度总出货量平稳增长，预计到2028年每年将有75亿台蓝牙设备出货，低功耗蓝牙单模设备出货量预计未来五年翻番以上 [90] - LE Audio成为无线音频传输主流解决方案，解决了蓝牙无线耳机双耳直连等问题，丰富了下游音频设备应用场景 [91] - 全球蓝牙音频传输设备出货量持续增长，预计2028年达到13亿，蓝牙耳机和智能物联网推动蓝牙音频芯片需求增长 [97] - 蓝牙音频芯片性能对比指标包括处理器、蓝牙、功耗、音频性能等，功能指标包括降噪、内置充电等 [99] - 蓝牙为智能手表等可穿戴设备提供核心连接支持，全球蓝牙数据传输设备出货量预计2028年达到19.1亿 [106] - 蓝牙6.0新增Channel Sounding功能，全球蓝牙位置服务设备出货量预计2028年达到5.63亿 [112] - Wi-Fi是无线网络核心技术，终端出货量将增长，智能家居及智能办公领域年出货量将由2023年的3.8亿部增长到2028年的5.6亿部 [113] - Wi-Fi标准通过IEEE 802.11协议演进，Wi-Fi7是Wi-Fi6的升级版本，理论最大吞吐量达46Gbps [119] - Wi-Fi7目前主要用于高端设备，2026 - 2027年起将逐步普及，2030年有望成为主要应用标准之一 [125] - WiFi芯片分为Station和AP，全球Wi-Fi芯片主要供应商有高通、博通等，在Wi-Fi6/6E和Wi-Fi7市场中博通领先 [129] 端侧应用：加入AI的核心是推动用户体验升级 - AI智能眼镜基于“一体化集成”模式，融合人体重要感知交互方式，有望成AI技术落地最佳硬件载体之一 [152] - 市面上AI智能眼镜芯片方案丰富多样，有采用高通AR1芯片的，也有采用双芯片双系统方案的 [155] - AI玩具注重用户体验和互动性，不同芯片厂商的代表芯片适用于不同类型的AI玩具 [156][159] - 智能手表健康监测能力不断完善，AI技术为其提供新路径，部分品牌已将AI大模型融入智能手表 [161] - 智能音箱通过语音交互掌控智能家居，连接方式有WiFi直接连接云端和通过蓝牙与设备相连后接入云端两种 [170] - AI耳机通过集成语音助手等技术推动用户体验升级，普遍支持会议录音转写等功能 [171] - 扫地机器人搭载AI导航、机械臂等技术，全球智能扫地机器人市场出货量和销额增长，产品向智能化、一体化方向演进 [181] 投资建议 - 建议关注瑞芯微、全志科技、恒玄科技、乐鑫科技、晶晨股份、泰凌微、炬芯科技、星宸科技、中科蓝讯 [2] - 给出恒玄科技、瑞芯微等公司2025年6月16日收盘价、不同年份EPS、PE及评级情况 [185][186]

NPU行业现状 - 当前NPU市场发展迅猛，传统和新兴厂商均在布局该赛道，但多数采用矩阵计算与通用计算分离的架构[1] - 主流IP供应商（CPU/DSP/GPU厂商）5-6年前通过添加独立矩阵加速器进入NPU领域，策略为微调传统指令集+处理20个左右常见ML运算符[1] - 行业形成同质化竞争格局，10-12家领先IP公司的AI子系统均采用传统核心+硬连线加速器的相似架构[2] 传统架构的技术缺陷 - 分离式架构需对算法进行分区运行，在Resnet等简单模型上表现良好（仅需1次分区），但无法适应Transformer等新模型的多样化图运算符需求[4] - 硬连线加速器面临技术迭代困境，客户需承担高昂的硅片重新流片成本[4] - 第二代加速器仍延续第一代缺陷，难以应对自注意力等持续演进的算子[6] 行业转型困境的深层原因 - 技术路径依赖：5年前传统厂商选择短期方案（外挂加速器）而非长期投入可编程NPU，导致现有机遇窗口关闭[5] - 内部创新阻力：开发全新NPU架构需否定传统IP核价值，面临资源分配矛盾（新编译器团队投入与现有产品线竞争）[6] - 市场认知冲突：厂商既需向客户传递传统IP局限性，又无法提供专利费折扣，形成商业逻辑悖论[6] 技术路线对比 - Quadric提出创新方案：将矩阵计算与通用计算紧密集成，避免总线连接造成的算法分割问题[1] - 传统厂商受历史成功束缚，难以突破"创新者窘境"，持续陷入"加速器迭代陷阱"[1][6]

NPU技术发展现状 - 当前NPU赛道发展迅猛，传统和新兴厂商均在布局，但主流方案仍采用传统核心+硬连线加速器的架构[1][2] - 行业普遍通过微调指令集和提供矩阵加速器来应对早期ML基准测试（如Resnet、Mobilenet），但仅能覆盖约20个图运算符[1] 传统IP厂商的技术困境 - 五年前CPU/DSP/GPU IP厂商为保持竞争力，选择附加外部矩阵加速器的短期方案，而非开发专用可编程NPU[4][5] - 该架构需对算法进行分区运行，在Transformer等新模型出现后暴露缺陷，加速器无法有效支持新算子（如自注意力机制）[4][5] - 厂商陷入创新者窘境：既需维护传统IP核价值，又需投入资源开发竞争性新架构，导致连续两代加速器设计重复相同缺陷[5] 技术路线对比 - 理想方案应为矩阵计算与通用计算深度集成的统一架构，而非物理分离的加速器模块[1] - 专用可编程NPU需支持2000+图形运算符，但开发周期长且技术风险高，传统厂商因既有利益束缚难以转型[4][5] 行业影响 - 客户被迫承担硅片重新流片的高成本，因加速器无法适应快速演进的AI算子需求[4] - Transformer模型的出现成为技术分水岭，原有架构性能骤降，倒逼IP厂商重新评估技术路线[4][5]

智能手机SoC设计挑战 - 高端智能手机SoC普遍采用异构架构，包含Arm CPU、GPU、NPU等模块协同工作[3] - AI模型快速演化（如LLM、Transformer）使移动SoC设计复杂度显著提升，需同时支持云端大模型和TinyLlama等轻量本地模型[3] - 通信标准演进加速（如UFS规范），硬件开发周期从两年缩短至与软件同步，对SoC/IP厂商提出更高要求[8] 处理器架构革新 - Arm和RISC-V架构新增矢量数学单元加速Transformer运算，NPU增强类似边缘AI专用GPU的功能[4] - 高端手机中GPU占硅面积25%，NPU承担核心低功耗任务（如"始终在线"），CPU仍负责关键初始化与管理[5] - 算术逻辑单元(ALU)重新设计以实现低功耗运算，NPU技术正向GPU迁移，开发者工具链同步优化[5] AI技术集成进展 - 工具链进步显著降低AI应用门槛，数据处理/建模/测试全流程工具已封装专业知识[6] - 多模态模型（如Stable Diffusion）需灵活计算架构处理文本/图像/音频，NPU旁需加入可编程IP保持扩展性[10] - 本地AI处理占比提升，数据移动功耗占比78%，先进技术正重点优化数据迁移效率[13] 人机交互与硬件演进 - 交互方式全面视觉化（1080p视频I/O）和无线化（6根天线），计算需求激增[6] - 超薄折叠屏触摸检测面临显示噪声干扰，需专用低功耗芯片区分有效触控[11] - 本地AI处理可降低延迟/增强隐私，但电池限制仍使部分任务依赖云端[13] 行业发展趋势 - 三大驱动因素：模拟需求上升、可视化/AI普及、高性能计算需求，需平衡性能/功耗/成本[15] - 硬件-软件协同设计成为竞争关键，需多学科团队合作优化数学运算实现方式[15] - 用户体验未随硬件升级显著改善，因软件持续消耗新增资源[13]