美国可能撤销对韩国芯片制造商的豁免 - 华盛顿考虑撤销允许韩国芯片制造商引进美国芯片设备进行设施升级的豁免，韩国芯片制造商在中国的运营面临不确定性 [1] - 三星电子和SK海力士上周收到通知，美国政府计划取消豁免 [1] - 这些豁免是根据拜登政府的出口管制措施授予的，旨在阻止先进芯片制造工具运往中国 [1] - 美国已向三星电子、SK海力士和台积电等主要芯片制造商提供了为期一年的豁免，允许它们无需单独许可即可进口设备 [1] - 特朗普政府负责工业和安全事务的商务部副部长杰弗里·凯斯勒已告知这些公司，政府打算取消豁免 [1] 韩国芯片制造商在中国的业务情况 - 三星电子在陕西省西安市设有一家NAND闪存生产工厂，在江苏省苏州市设有一家芯片封装工厂 [2] - 三星电子约四分之一的芯片销售额依赖于中国 [2] - SK海力士在江苏无锡拥有一家DRAM工厂，在重庆拥有一家封装工厂，并在辽宁大连拥有一家NAND闪存工厂 [2] - SK海力士DRAM总产量的约40%和NAND闪存总产量的约30%在中国生产 [2] - SK海力士近期向英特尔支付了大连工厂的最后一笔22.4亿美元款项 [3] 行业反应和潜在影响 - 芯片设备的许可制度可能类似于中国对稀土出口的管制 [2] - 韩国芯片制造商已采取措施降低潜在风险，预计短期影响有限 [2] - 美国法规主要旨在限制中国企业，而非跨国公司，因此可能会有豁免 [2] - 对中国扩建设施或进口美国设备的限制由来已久，最新举措目前不太可能对韩国企业构成重大威胁 [2]

台积电2纳米制程产能规划 - 台积电2纳米家族(N2/N2P/A16)产能规划积极，新竹宝山厂(Fab20)月产能规划约5~6万片，高雄厂(Fab22)2028年底目标达到14.5~15万片/月，届时总月产能将上冲约20万片[1] - 新竹宝山2纳米厂2025年第四季月产能将达到4~4.5万片规模，2026年底到2027年达到约5.5~6万片[1] - 高雄厂P2在2025年底有1~1.5万片产能，P3~P6陆续启用，2026~2028年底产能将分别达到5万~5.5万片、8万片、14.5~15万片[1] - 台积电2纳米月产能最快于2026年底可达到超过10万片的规模，2028年总计约20万片[1] 2纳米制程技术优势 - 台积电首度采用环绕式闸极（GAA）架构技术生产2纳米芯片，之后将推出N2P和采取超级电轨(Super Power Rail)架构的A16[2] - A16相较于N2P制程，在相同Vdd下速度增快8-10%，在相同速度下功耗降低15-20%，芯片密度提升高达1.10倍[2] - 2纳米采用全新GAA架构，投资金额庞大，其他竞争者如三星、Intel、rapidus等在良率、产能扩充及生产稳定性上差距较大[2] 客户需求情况 - 客户包括超微(AMD)、苹果、高通、联发科、迈威尔、博通、比特大陆等众多一线大厂[1] - AMD将率先在EPYC处理器"Venice"采用2纳米[3] - 苹果iPhone的A20芯片将采2纳米，并搭配WMCM（多芯片模组）封装技术，在台积电先进封测厂区"专厂专用"[3] - 目前约有2-3款苹果芯片产品规划导入WMCM技术[3] 产能扩张策略分析 - 台积电以往每一代新制程初期月产能约5万片，逐步提升到14~15万片，但2纳米直接规划冲上约20万片[2] - 台积电先进制程遥遥领先，希望客户能够在2纳米制程停留久一点，避免过快进入下一代新制程带来更多成本压力[2] - 2纳米制程投资金额庞大，只有一线大厂能够消费得起[2]

硅晶圆市场现状与预测 - 2024年硅晶圆市场呈现下滑趋势 出货量下降3 6%至124亿平方英寸(MSI) 营收下降5 8%至约135亿美元 下滑主因是工业和汽车芯片市场疲软 主流存储器市场疲软以及晶圆库存过剩 [4] - 300毫米晶圆出货量下滑1 6% 而小于150毫米晶圆出货量降幅超过20% 300毫米晶圆在先进器件制造领域仍保持主导地位 [4] - 2025年硅晶圆收入预计增长3 8%至140亿美元 出货量同比增长5 4% 主要由于库存调整 订单增加和半导体产量反弹 [2] 长期增长驱动因素 - 预计2029年前硅晶圆收入复合年增长率达6 4% 增长动力来自对300毫米晶圆的持续需求以及向更先进逻辑和封装技术的过渡 [2] - 人工智能和高性能计算的增长将推动市场 同时对晶圆纯度和无缺陷的要求将日益提高 [4] - 硅晶圆行业在赋能下一代半导体和支持现有器件方面具有战略作用 凸显其长期全球重要性 [5] 行业挑战 - 行业面临价格压力 小直径晶圆领域产能过剩以及地缘政治风险 中国力推自给自足和"购买中国货"政策影响全球竞争和市场准入 [4] - 晶圆生产和上游多晶硅采购的环境和安全考量仍然是关键问题 [5]

收购概述 - Nordic Semiconductor宣布收购Neuton AI的知识产权和核心技术资产 旨在将nRF54系列超低功耗无线SoC与Neuton AI的神经网络框架结合 为边缘机器学习提供可扩展的高性能人工智能解决方案 [1] - 公司CEO表示此次收购是嵌入式计算能力和效率的跨越 结合低功耗无线技术与TinyML平台 可赋能开发者构建新型始终在线、AI驱动的设备 实现更快速度、更小体积和更高能效 [1] 技术整合优势 - Neuton AI的创新IP围绕全自动平台展开 可创建小于5KB的机器学习模型 实现高达1/10的体积和速度提升 模型无需手动调优或数据科学知识 支持8/16/32位MCU快速部署 [1] - 该技术适用于消费电子、医疗保健和工业市场 是快速部署边缘AI的理想选择 [1] 市场前景与战略布局 - 预计2030年TinyML芯片组出货量将达到59亿美元 Nordic将为开发者提供AI/ML工具包 覆盖预测性维护、智能健康监测、流程自动化、手势识别及下一代消费可穿戴设备等领域 [2] - 公司高管强调合作将赋能开发者构建超低功耗智能设备 实现真正的边缘机器学习 技术不仅适用于nRF54系列 还将扩展至所有无线连接SoC产品组合 [2] 交易细节 - 交易涵盖Neuton AI全部知识产权及资产 包括13名高技能工程师和数据科学家团队 初始整合期间Neuton AI将持续运营以确保服务不间断 [2]

软件定义产品（SDP）的崛起趋势 - 软件定义从单一行业概念发展为跨领域系统性重构，涵盖汽车、工业、医疗、航空航天、能源、家电等多个领域 [2][4] - 行业案例：德国工业设备厂商KRONES通过数字孪生+仿真实现生产线测试与部署，医疗机器人手术系统Corindus和航空飞控系统也依赖软件定义能力 [6] - 软件定义赋能任何嵌入式系统执行功能与算法的行业 [7] SDP的三大核心价值 - 客户期望演进：从功能交付转向体验交付，强调可持续性、安全性与数字连续性 [10] - 技术平台升级：支持电气化、自动驾驶、车载互联等功能的模块化更新 [10] - 商业模式重塑：按需付费、功能订阅、应用商店式服务成为新营收增长点 [10] 企业转型的三大障碍 - 专业割裂：系统工程、软件工程、电气设计等团队孤立工作，缺乏协同平台 [11] - 软硬件协同复杂化：边缘智能环境中MCU、MPU、FPGA等异构架构增加部署难度 [11] - 开发流程碎片化：从需求定义到OTA更新缺乏统一工具支撑 [11] 模型驱动开发（MBD）的解决方案 - MBD构建全流程协同框架，覆盖需求建模、算法开发、代码生成、系统仿真，支持MCU、DSP、FPGA等多种硬件自动适配 [14] - 与英伟达、意法半导体等合作建立芯片模型库，实现"模型即代码、模型即沟通"的并行协作机制 [16][17] - 案例：AWS自动驾驶项目中实现软硬解耦开发，开发流程从线性串行转为可并行迭代的敏捷体系 [18] AI在工程开发中的应用 - 生成式AI辅助编写MATLAB脚本、设计滤波器，并自动生成Simulink模块模板 [20] - 强调"系统内可验证的AI功能"，如预测性维护模型需通过虚拟环境仿真验证安全性与可靠性 [20] - 提供行业专属工具包（如DO Qualification Kit、医疗合规包），兼顾平台统一性与行业个性化需求 [20] 软件定义的未来方向 - 云端作为"第二大脑"：支持5G/云实时数据汇聚、并行仿真、DevOps高效化，构建"云原生工程中台" [22] - 产品生命周期闭环：通过OTA更新实现"交付只是开始"，提升客户粘性与资源效率 [24] - "设计左移"与"验证右伸"理念：早期发现潜在问题，后期持续优化性能 [24] 工程思维的深度重塑 - MATLAB和Simulink作为"工程平台的操作系统"，连接算法与硬件、数据与模型，实现全生命周期闭环 [26] - 软件定义不仅是工具升级，更是从功能构建到价值释放的工程范式转变 [27]

如果您希望可以时常见面，欢迎标星收藏哦~ 来源：内容来自 scitechdaily 。 通过使深度学习以光速运行，该芯片可以让边缘设备以增强的功能执行实时数据分析。 随着越来越多的联网设备需要更大的带宽来进行远程办公和云计算等活动，管理所有用户共享的有 限无线频谱变得越来越困难。 为了解决这个问题，工程师们开始利用人工智能来动态管理无线频谱，以减少延迟并提高性能。然 而，大多数用于处理和分类无线信号的人工智能技术功耗很高，而且无法实时运行。 现在，麻省理工学院的研究人员创建了一种专门用于无线信号处理的新型AI硬件加速器。该光学 处理器以光速执行机器学习任务，可在纳秒内对无线信号进行分类。 该光子芯片的运行速度比目前最佳的数字芯片快约100倍，信号分类准确率高达95%左右。它还具 有可扩展性，可适应各种高性能计算任务。此外，与传统的数字人工智能硬件相比，该芯片体积更 小、重量更轻、价格更实惠、能效更高。 这幅图展示了艺术家对麻省理工学院研究人员开发的用于边缘设备的新型光学处理器的诠释。该处理器 能够以光速执行机器学习计算，并在纳秒级时间内对无线信号进行分类。图片来源：电子研究实验室 Sampson Wilcox ...

高NA EUV光刻技术挑战 - 高NA EUV光刻技术面临电路拼接或掩模版尺寸增大的选择 拼接电路需要精确对准 而改用6×11英寸掩模版可消除拼接但需更换大部分掩模制造基础设施 [2] - 高NA EUV的变形镜头将标准6×6英寸光罩曝光范围减半 导致吞吐量下降50% 需两次曝光拼接图案 [2][3] - 2nm掩模间套刻误差会导致图案关键尺寸至少10%误差 良率面临严峻挑战 [3] 拼接技术对良率的影响 - 拼接边界附近光刻胶线宽会变化 接触孔可能出现重复或椭圆形 边界区域需避免放置关键特征 [6] - 黑色边框与未图案化空白区域导致应力松弛 扭曲邻近多层结构 影响空间图像质量 [6] - 辅助特征需精心放置以防相互干扰 跨越边界的晶圆特征需考虑线端重叠与边界相互作用 [5] 拼接感知设计优化 - 完全排除边界区域电路特征可避免问题 但会导致线路绕行 增加3%功耗并降低3%最大频率 [8] - 优化措施包括防止逻辑块分裂 集群化I/O端口 避免边界附近放置标准单元 使拼接面积损失<0.5% 性能下降约0.2% [9] - 特定区域设计规则可改善边界特征打印 但会破坏整体设计一致性 [9] 大尺寸掩模版方案 - 6×11英寸掩模版可解决拼接和吞吐量问题 ASML现有EUV平台可支持该尺寸无需改动光学元件 [11] - 掩模尺寸增大将影响14类设备 部分设备成本可能翻倍 但能避免高NA工具生产效率下降 [11][12] - EUV掩模版面积翻倍加剧应力管理和缺陷控制挑战 但可提升现有0.33 NA光刻机效率 [12] - 1nm技术节点可能是引入大尺寸掩模版的合适时机 因多数设备需升级 [12]

三星1c DRAM进展 - 公司在第六代10纳米级DRAM（1c DRAM）晶圆测试中实现50%至70%良率，较去年不足30%大幅提升[1] - 与SK海力士和美光坚持使用HBM4 1b DRAM不同，三星押注下一代1c DRAM技术[1] - 计划在华城和平泽工厂提高1c DRAM产量，投资预计年底启动[1] - 重新设计芯片导致量产延迟一年，新DRAM将在平泽4号线生产，供应移动和服务器应用[3] HBM4市场动态 - 三星HBM4量产计划预计今年晚些时候启动，DRAM作为核心组件进展是关键[1] - TrendForce指出HBM4产品周期尚未开始，验证仍处早期阶段[1] - 2026年HBM总出货量预计超300亿千兆位，HBM4市场份额将在2026年下半年超越HBM3e[6] 竞争对手策略差异 - SK海力士采取谨慎立场，HBM4继续采用1b DRAM工艺，HBM4E量产后才扩大1c DRAM产量[5] - SK海力士1c DRAM测试良率超80%，最高达90%，已于2024年8月完成开发[6] - 三星可能利用规模经济和产量优势在HBM4时代超越竞争对手[3]

应用材料公司在印度的投资计划 - 公司计划在班加罗尔建设芯片制造设备研发中心，未来有望吸引超过20亿美元投资 [1] - 未来四年内将向该设施投资4亿美元 [1] - 该中心命名为"半导体制造创新中心（ICSM）"，旨在创造高科技机会并加速半导体创新 [1] - 研发中心占地10英亩，总投资4851亿卢比，预计创造1500个就业岗位 [2] - 该中心将成为印度首个此类R&D晶圆厂，推动下一代芯片与显示技术创新 [2] 泛林集团在印度的投资计划 - 公司将在卡纳塔克邦设立两个单位：先进研发实验室（投资679亿卢比）和半导体硅元件制造工厂（投资911亿卢比） [1] - 两个项目合计创造1400个就业岗位，提供2nm技术与硅锭生产能力 [1] - 公司在印度已深耕25年，持续评估全球关键地区的业务扩展机会 [2] 半导体制造创新中心（ICSM）的运作模式 - 中心将汇聚工程师、供应商与学术机构共同开发下一代制造技术 [2] - 设立学术合作计划，与印度理工学院（IITs）等顶尖机构合作解决高价值半导体难题 [2] - 提供真实晶圆厂环境测试设备子系统，缩短研发周期并加速产品上市 [2] - 将为印度及全球提供完整的产品开发能力 [2] 其他半导体相关投资 - 应用材料公司去年3月在印度成立的"验证中心"已实现300mm晶圆工艺验证能力，为印度私营企业首次实现 [3] - Bharat Semi Systems公司将在迈索尔建立集成设计制造（IDM）半导体工厂，总投资2342亿卢比 [4] - 该项目聚焦碳化硅和氮化镓等复合半导体，创造620个就业岗位 [4]

Marvell在ASIC市场的崛起 - Marvell正快速崛起成为ASIC市场的重要力量，计划与台积电在3nm以下先进制程展开合作[1] - 公司还计划采用台积电的硅光子技术，该技术被视为下一代光学半导体方案[1] - 摩根大通数据显示，Marvell以约15%的市场份额位居ASIC领域第二，仅次于博通(55%-60%)[1] 技术合作与产品规划 - Marvell下一代AI芯片将采用台积电3nm与2nm工艺，已开始3nm制程量产[2] - 将借助硅光子技术提升性能，使数据传输速度提升十倍以上[2] - 已推出采用台积电3nm制程的数据中心芯片，合作将扩展至2nm制程[3] 客户拓展与财务表现 - 2021年获得AWS首个ASIC订单，2023年宣布为Meta设计专用芯片[2] - 正在与第三家大型云服务商洽谈ASIC合约[2] - 2023年营收57.6亿美元，其中AI相关收入超15亿美元，预计2024年AI收入将突破25亿美元[2] 市场格局与行业趋势 - 台积电为博通生产70%以上的ASIC芯片，正加强与Marvell合作抢占市场[3] - 2023年ASIC市场规模202.9亿美元，预计2031年将增长至328.4亿美元[3] - 台积电在晶圆代工市场份额达67.6%，三星仅7.7%且差距扩大[4] 竞争态势 - 三星电子也在与博通和Marvell合作先进制程，但需提升良率和性能以增强竞争力[4] - 台积电在从传统节点到先进制程各层面占据主导地位，市场份额超60%[1]