会议概况 - 第九届国际先进光刻技术研讨会（IWAPS 2025）将于2025年10月14-15日在深圳举行 [4][5] - 会议由中国集成电路创新联盟、中国光学学会主办，中国科学院微电子研究所等机构联合承办 [4] - 会议聚焦光刻设备、工艺制程、计量检测、掩模材料、计算光刻等全产业链技术 [4] 会议特色 - 依托深芯盟产业集群优势，汇聚深圳及湾区半导体企业、高校与科研机构资源 [4] - 联动湾芯展产业生态，为全球领军企业提供创新展示平台 [4] - 为投资机构提供洞察粤港澳大湾区半导体机遇的窗口 [4] 学术合作 - 接收论文将送检SPIE Digital Library及EI数据库 [8][12] - SPIE是全球最大的光学和光电子学文献数据库之一 [7] 征稿范围 - 包括光学光刻、新兴图形技术、计量检测、计算光刻、材料与工艺等七大领域 [10] 投稿要求 - 摘要需用英文撰写，不超过500单词，需包含标题、关键词、作者信息及研究意义 [11] - 摘要截止日期为2025年7月31日，录用通知将于2025年8月21日发布 [11] - 全文提交截止日期为2025年9月30日，需遵循SPIE会议标准模板 [11][12] 历届会议 - 2017年首届会议在北京举行，后续分别在厦门、南京、成都等地举办 [13][17][20][21][24] - 2023年会议在浙江丽水举行，2024年在嘉兴举办 [35][36] - 历届会议论文可通过IEEE Xplore和SPIE数据库查阅 [36] 会议资源 - 更多信息可通过会议官网www.iwaps.org/cn获取 [36]

日本半导体产业布局 - 日本近年来在熊本启用JASM晶圆厂，Rapidus在北海道全力研发先进制程 [2] - 日本半导体产业研究权威长内厚出版《半导体逆转战略》一书，试图解答日本如何扭转半导体制造颓势 [4] 台日半导体发展路径差异 - 日本执着于"技术优先"，把半导体材料、设备做到全球第一，而台湾以台积电为首的晶圆代工产业"把技术变成真正的经济价值" [6] - 日本半导体制造早年以服务自家家电产品为主，随着家电被韩国、中国取代，半导体部门因缺乏外部客户而萎缩 [7][8] - 日本半导体产业作为大公司内部部门而非独立营利事业，导致创新较为困难 [9] 台日半导体合作与竞争 - 台积电主导的JASM已成为日本复兴半导体制造的核心与希望 [6] - 台日两国在半导体产业发展上存在机会与挑战以及现实的竞合关系 [5] 台湾半导体产业特点 - 台湾独特的产业聚落模式和台积电的晶圆代工模式具有先见之明 [4] - 台湾半导体产业创新模式难以复制到日本 [6]

内存市场规模与增长 - 2025年内存市场规模有望连续第二次创下2000亿美元纪录，受数据中心AI训练工作负载需求激增带动 [2] - 2024-2030年全球HBM收入将以33%的复合年增长率增长，到2030年HBM在DRAM市场份额将达到50% [2] - NOR闪存市场2024年同比增长约15%，得益于出货量增长和价格环境改善 [2] 行业竞争格局 - SK海力士、三星和美光积极提升良率并扩大生产规模，应对2025年预计出现的缺货局面 [6] - 中国加大内存制造本土化力度，技术差距缩小，战略延伸至个人电脑和消费电子领域 [6] - NAND行业面临消费需求弱于预期和供应链库存上升压力，供应商降低晶圆厂利用率和减产以恢复市场平衡 [2] 技术创新趋势 - CMOS键合成为实现更高密度、高性能存储器件的重要解决方案，长江存储Xtacking™架构实现晶圆间混合键合 [7] - 3D NAND器件未来可能需要键合三个不同晶圆（逻辑芯片+双存储阵列）以实现超过500层扩展 [7] - DRAM领域预计平面设计将通过0c/0d节点发展，6F² DRAM单元将被基于CMOS键合布局的4F²单元架构取代 [8] - 主要DRAM供应商积极探索3D集成途径，包括1T-1C单元和无电容器结构 [8] - 半导体设备公司如应用材料、泛林集团和东京电子加大投资应对3D DRAM制造工艺挑战 [8]

三星电子全球战略会议核心议题 - 公司设备解决方案（DS）部门在战略会议上重点讨论增强HBM和代工领域竞争力的措施，包括HBM3E供应战略和HBM4量产计划[2] - 会议按机构部门和地区分享议题并制定营销战略，全球各地区法人代表广泛参与[2] HBM业务进展与竞争态势 - 公司向AMD交付升级版HBM3E 12层产品，并接受NVIDIA质量测试，试图打入其供应链[2] - DRAM市场份额33年来首次被SK海力士超越，美光和长鑫存储快速逼近，HBM业务失误被认为是主因[2] - 第六代HBM（HBM4）计划年内量产，10纳米级第六代DRAM良率从不足30%提升至50-70%[4][5] 晶圆代工业务现状 - 代工部门每季度亏损数万亿韩元，市场份额降至7.7%（环比降0.4个百分点），与台积电（67.6%）差距扩大，但缩小与中芯国际（6%）的差距[3] - 订单争取成为保住市场份额的关键策略[3] DRAM技术突破与量产计划 - 通过重新设计芯片结构实现第六代DRAM良率大幅提升，原计划去年量产但为技术改进延迟一年[4] - 平泽4号工厂将量产移动/服务器DRAM，平泽3号工厂专攻HBM4用DRAM，核心结构相似性将提升HBM竞争力[5] - 公司采取快速投资策略，利用现金储备和工艺优势提前部署生产线[5] 与SK海力士的技术路线对比 - SK海力士第六代DRAM测试良率达80-90%，但推迟量产至明年年初，优先保障HBM3E现有订单[6] - 三星采取激进投资策略以重夺技术主导权，而SK海力士选择保守整合现有市场优势[6] 系统LSI与下一代产品 - 系统LSI部门讨论下月发布的Galaxy Z7折叠手机将搭载Exynos 2500处理器[3]

高NA EUV光刻技术挑战 - 高数值孔径(0.55) EUV需通过电路拼接或改用6×11英寸掩模版解决曝光场缩小问题，后者需全面更换掩模制造基础设施 [1] - 高NA EUV的曝光场面积仅为传统193nm浸没式/EUV的一半(13平方毫米 vs 26平方毫米)，导致吞吐量减半 [1] - 变形镜头设计使高NA系统在X/Y方向分别缩小4倍和8倍，进一步限制6×6英寸掩模版的可用曝光范围 [2] 拼接技术对良率的影响 - 掩模间套刻误差达2nm时，关键尺寸误差至少增加10% [2] - 缝合边界附近光刻胶线宽变异显著，接触孔可能出现重复或椭圆形缺陷 [5] - 黑色边框应力松弛导致多层结构扭曲，需保留未图案化空白区域，加剧边界对齐难度 [4][5] 设计优化方案 - 完全避开边界区域可使单核设计频率降低3%、功耗增加3% [7] - Synopsys提出拼接感知优化：逻辑块防分裂、I/O端口集群化、标准单元远离边界，将面积损失降至0.5%、性能影响降至0.2% [8] - 特定区域设计规则可改善边界特征打印质量，但需定制化标准单元尺寸 [8] 大尺寸掩模版替代方案 - 6×11英寸掩模版可消除拼接需求，ASML现有EUV平台支持6×11.2英寸尺寸 [10] - 但需改造14类掩模制造设备，部分设备成本翻倍，EUV掩模应力管理难度指数级上升 [10] - Mycronic计划2024年推出6×11英寸掩模写入器原型，1nm节点或成技术切入点 [10][11] 产能与成本权衡 - 高NA EUV场减半可能导致产能下降40%，场间扫描开销成主要成本因素 [9] - 大掩模版可避免高NA工具吞吐量下降，并提升现有0.33 NA设备效率 [11] - EUV光刻机成本已近4亿美元，光刻效率对晶圆厂成本影响远超掩模版本身 [11]

梦开始的地方：RISC-V桌面SoC的挑战与突破 - RISC-V过去五年主要应用于边缘设备和低功耗场景，但缺乏真正能运行桌面级应用的SoC [2] - 桌面级SoC需要平衡性能、功耗、IO、图形、内存带宽等多维度能力，Arm和x86分别花费了20年和40年才成熟 [2] - 算能(SOPHGO)推出SG2380，是国内首款瞄准桌面场景的RISC-V SoC，采用SiFive P670架构+RVV 1.0+自研TPU加速器 [3] - SG2380规格激进：16核(12大核2.5GHz+4小核)、32 TOPS INT8算力、PCIe 4.0×16、LPDDR5-6400，功耗<30W [3][4] 架构创新：三明治设计理念 - 采用分层架构：SiFive P670通用CPU核(16核)+X280向量核(8核)+自研TPU加速核(32 TOPS) [9][10][11][12] - P670支持RVA22和RVV 1.0标准，是工业级IP而非学术原型 [10] - X280向量核专攻图像预处理/矩阵运算，具有256-512bit寄存器，延迟低于GPU [11] - TPU加速核性能对标BM1684X桌面版，支持FP16 16 TFLOPS [12] - 架构复杂度高，需解决异构核间调度、数据搬运、工具链适配等系统级问题 [13] 桌面级外设配置 - IO配置全面对标x86主板：PCIe 4.0×16(支持外接GPU)、双10GbE、SATA、HDMI 2.0/DP 1.4a、USB 3.2 [14][16][18] - 内存控制器支持256bit LPDDR5-6400，最大128GB容量，带ECC校验 [17] - 集成Imagination AXT-16-512 GPU(0.5 TFLOPS)，支持Vulkan 1.3/OpenGL 3.x [17][18] - 显示输出支持4K@60fps+DSC压缩，音频/存储接口齐全 [18][19] 生态尝试与市场反响 - Milk-V推出Oasis主板预售：Mini-ITX板型、双通道DDR5、PCIe 4.0×16，早鸟价120美元 [22][24] - 预售数周内售出数千张优惠券，社区反响热烈，被视为RISC-V桌面化的突破 [23][25] - 开发者设想应用场景包括本地LLM推理、边缘服务器、AI网关等 [25] - 项目面临工具链碎片化问题：LLVM/GCC/Rust对RVV 1.0支持不完善，GPU驱动生态薄弱 [30][31] 流片困境与制裁冲击 - 原计划2024年H1流片，但多次延期至10月，因台积电产能/PCIe 4.0验证/DDR5调试等问题 [33][34] - 2025年1月算能被列入美国实体清单，台积电停止流片，项目实质终止 [41][44][45] - 制裁直接切断EDA工具链、IP授权、代工等关键环节 [43] - Milk-V宣布Oasis项目暂停并全额退款，社区反响强烈 [45][46] 行业启示与遗产 - 证明RISC-V具备桌面级SoC设计能力，但产业链自主性不足成为致命短板 [69][75] - 显示国产芯片需突破"可设计但不可制造"困境，供应链安全比IP自主更关键 [69] - 项目虽失败但推动社区对RISC-V桌面化的思考，留下产品级规格设计经验 [66][70] - 技术理想主义需结合地缘政治现实，但不应放弃自主架构探索 [71][77]

联电产能规划与扩产动向 - 联电有意在南科购置瀚宇彩晶厂房，但未正面回应市场传闻 [1] - 公司在新加坡已建置2.5D先进封装产能，并将部分制程拉回台湾 [1] - 南科Fab 12A厂已导入14纳米制程，正洽谈购置对面彩晶厂房用于先进封装 [3] - 台湾始终是联电扩产的重要选项，将持续寻找对营运与获利具正面助益的机会 [3] 技术布局与业务转型 - 联电将不再局限于传统晶圆代工，跨足先进封装等高附加价值领域 [3] - 已具备晶圆对晶圆键合技术，可在原子级层面进行晶圆堆叠 [4] - 未来重点发展整套先进封装解决方案，整合晶圆代工与封装服务 [4] - 现阶段晶圆制程以12纳米为主，与英特尔合作，并投入化合物半导体等新型材料 [4] 产能配置与战略方向 - 硅中介层目前月产约6,000片，无新增扩产计划 [5] - 转向发展更高附加价值的整合型技术，提供一站式系统级解决方案 [5] - 全球布局原则下，台湾仍是研发与生产重心，将积极评估有价值的投资机会 [5]

英特尔18A工艺战略 - 英特尔致力于转型为全球晶圆代工领导者，重点布局2纳米芯片竞争，18A工艺是其战略核心[1] - 过去四年资本支出超900亿美元以扩大晶圆代工业务，但该部门去年亏损近130亿美元，股价自2024年峰值下跌50%[1] - 18A工艺处于风险生产阶段，已向OEM提供搭载该芯片的笔记本电脑样品，采用RibbonFET晶体管和PowerVia背面供电技术提升性能与能效[2] 工艺技术对比 - 台积电占据全球晶圆代工市场超三分之二份额，计划2025年下半年量产2纳米工艺，其GAA架构较3纳米性能提升10%-15%，功耗降低30%[3] - 台积电2纳米良率达60%，英特尔18A良率仅20%-30%，三星竞争技术良率为40%[3] - 英特尔宣称18A在性能与功耗上优于台积电竞争节点，但台积电在芯片密度和成本上仍具优势[5] 市场竞争格局 - 台积电客户群包括苹果、AMD等，已承诺采用其2纳米工艺，Counterpoint预测其2025年Q4可实现产能充分利用[4] - 英特尔部分外部客户在18A试产后退出，需求低于预期，同时其新节点推出屡次延迟[5] - 台积电凭借规模、生态系统及客户忠诚度进一步挤压英特尔市场空间[5]

他们的研究成果和结果最近在2025 年 5 月 27 日至 5 月 30 日举行的2025 IEEE 第 75 届电子元件 和 技 术 会 议 (ECTC) 上 进 行 了 展 示 。 （ 感 兴 趣 的 朋 友 可 以 点 击 链 接 查 阅 ： https://ectc.net/program/75-ECTCFinal-Web.pdf） 该研究团队由日本东京科学研究所（Science Tokyo）综合研究中心WOW联盟异构与功能集成部门 的特聘教授Norio Chujo、Takayuki Ohba和其他科学家组成，最初开发了一种面朝下的晶圆上芯片 （COW）工艺，以规避使用焊料互连的局限性。 公众号记得加星标⭐️，第一时间看推送不会错过。 来源：内容编译自 techxplore，谢 谢 。 通过采用由直接放置在动态随机存取存储器堆栈上方的处理单元组成的三维堆叠计算架构，开发了一 种用于 3D 集成芯片的新型电源技术。 为了实现这一目标，研究人员开发了精密高速键合技术和粘合剂技术等关键技术。这些新技术有助于 满足高性能计算应用的需求，这些应用既需要高内存带宽，又需要低功耗和低电源噪声。 从电视等简单的家用电 ...

半导体行业历史演变 - 20世纪40至70年代美国贝尔实验室获得数千项专利，奠定现代电子技术基石，英特尔通过快速规模化生产彻底改变半导体制造业，1983年收入超10亿美元[1] - 2025年行业模式巨变，英伟达等美国半导体巨头采用"无晶圆厂"模式，依赖台积电生产，2023年英伟达控制80% GPU市场并创造270亿美元收入[1] - 英特尔等保留制造能力的美国公司面临全球竞争压力，规模持续萎缩[1] 全球供应链格局变化 - 中国成为电子制造领导者，2023年电子出口占全球25%，拥有1300万从业人员和低成本优势[2] - 地缘政治变化暴露美国科技战略脆弱性，全球化供应链依赖模式面临挑战[1] - 人工智能成为均衡器，可能抵消传统劳动力规模优势[2] 人工智能技术竞争 - 美国在基础AI研究领先，OpenAI的GPT模型两个月吸引1亿用户并提升各行业生产力[2] - 中国AI进展迅速，DeepSeek等模型显示美国不再垄断高质量AI，消费者导向型AI领域投资积极[2] - 两国AI差距正在缩小[2] 制造业转型机遇 - 美国可利用敏捷性重建制造体系，发展AI驱动工厂超越传统生产方式[3] - Nanotronics的Cubefab将半导体工厂建设周期从数年缩短至数月[3] - Positron的FPGA芯片能耗显著低于传统GPU[3] - 生物黑匣子处理器能效比传统硅芯片高数千倍[3] 投资与政策环境 - 中国计划2030年前向半导体产业投入1430亿美元，每年AI开发投资数十亿美元[4] - 美国政策支持不一致，技术创新资金减少[4] - AI驱动晶圆厂具有规模小、灵活、资本密集度低的特点[4] 行业未来展望 - 未来十年是关键转折点，美国需拥抱AI驱动制造业重塑生产方式[4] - 美国拥有人才、知识传承和创业精神等优势[4] - 历史表明美国曾成功实现产业变革，具备再次突破潜力[5]