玻璃基板技术发展现状 - 英特尔长期芯片封装专家段罡博士离职加入三星电机 标志着玻璃基板技术格局重新洗牌 [2] - 玻璃基板相比传统塑料基板具有更光滑表面、更好热稳定性和更低介电损耗 晶片互连密度可提升10倍 [3] - 英特尔2023年9月宣布推出业界首批用于下一代先进封装的玻璃基板 计划2026-2030年推出 [4] 英特尔的技术布局与战略调整 - 英特尔在玻璃基板领域已研发十多年 拥有超过600项相关发明 解决了玻璃易碎性和互连密度等关键问题 [7] - 玻璃基板将带来高速信号传输、改进功率传输和光学集成等方面的设计灵活性 初期成本差异将随产量增加而缩小 [8] - 英特尔战略重心转向14A/18A制程节点和核心产品线 对玻璃基板投入弱化 倾向"战略性外采"模式 [12][13] 三星的快速布局与集团协同 - 三星电机计划2025年建立试制品产线 2026年量产 比原计划提前一个季度 目标供应美国大型科技公司 [15] - 三星电子计划2028年将硅中介层转换为玻璃中介层 采用100×100mm以下尺寸以加快技术实施速度 [19][20] - 三星集团内部协同明显 三星电子与三星电机、三星显示联合研发玻璃基板 段罡加盟进一步增强实力 [21] 其他厂商的竞争格局 - 台积电据传已重启玻璃基板研发 中国台湾厂商成立E-core System联盟展示515×510mm玻璃中芯样品 [23] - SKC子公司Absolics展示玻璃基板优势 美国工厂进入原型生产阶段 年产能约12,000m² [25] - LG Innotek计划2025年底前产生样品 JNTC韩国工厂月产量达10,000片 Ibiden将玻璃基板纳入资本支出计划 [26][27] 行业影响与发展趋势 - 玻璃基板技术成熟将带来更强算力、更低功耗和更小体积 可能引发半导体封装技术革命 [29] - 多元化竞争格局加速技术发展 英特尔转向采购、三星快速推进、台积电蓄势待发、供应商激烈竞争 [29] - 在AI需求推动下 玻璃基板产业化步伐加快 预计2030年前实现大规模量产并非奢望 [27][29]

芯片封装技术CoWoP的核心观点 - 英伟达正在探索革命性的CoWoP封装技术，有望替代现有的CoWoS方案，通过去除ABF基板层，直接将中介层与PCB连接，简化系统结构并提升性能 [4][5] - 该技术具有潜在优势：更好的热管理、更低功耗、降低基板成本、减少后端测试步骤 [18] - 商业化面临多重技术挑战，中期内概率较低，但英伟达的创新领导力不受影响 [17][23] CoWoP技术原理与优劣势 - 技术路径：芯片-晶圆中介层制造后直接安装到PCB，跳过CoWoS中的ABF基板绑定步骤 [9] - 关键挑战：PCB线/间距尺寸（目前20-30微米）远低于ABF基板的亚10微米能力，大型GPU应用存在技术瓶颈 [12][20] - 历史背景：AI加速器对I/O数量和线/间距要求极高，ABF基板在5/5微米后也可能失效 [19] 供应链影响分析 - ABF基板厂商受负面冲击：附加值可能大幅减少或消失，信号路由转移至RDL层和高端PCB [14] - PCB制造商迎重大机遇：具备mSAP技术和基板/封装工艺知识的公司更具优势 [15] - 供应链参与度局限：高附加值封装生态参与者（如台积电）参与度低，商业化可能性降低 [22] 商业化前景与英伟达创新地位 - 技术矛盾：英伟达现有路线图（CoWoS-L、CoPoS）与CoWoP方向存在冲突 [21] - 行业领导力：公司通过CoWoS-L、CoPoS、CPO等技术持续引领AI基础设施创新，GPU领域优势稳固 [24]

半导体封装技术CoWoP分析 核心观点 - CoWoP（Chip-on-Wafer-on-PCB）是一种新型封装技术，通过省去CoWoS中的ABF基板层，将中介层直接与PCB互连，可能简化结构、提升效率并降低成本 [5][8] - 技术商业化可能性较低，因面临线宽/线距差距（PCB仅20-30微米 vs CoWoS-L的5微米）、技术验证不足及台积电参与度低等挑战 [11][12] - 英伟达可能在Rubin Ultra上同时推进CoWoS-L和CoWoP，但更倾向成熟CoWoS-L技术 [12] 技术原理与优缺点 - **原理**：完成中介层制造后直接安装到PCB，跳过ABF基板键合环节 [8] - **优势**： - 减少传输损耗，提升NVLink互连适用范围 [9] - 优化热管理，降低基板成本（基板成本每代上涨） [9] - 可能减少后端测试步骤 [9] - **劣势**： - 仅苹果验证过mSAP/SLP PCB技术，且GPU应用面临载流能力挑战 [10] - PCB线宽/线距与ABF基板差距显著（20-30微米 vs 亚10微米） [11][16] 商业化前景 - 中期可行性低，因技术路径与英伟达现有路线（CoWoS-L、CoPoS）冲突 [11] - 关键障碍： - 需PCB线宽/线距缩至10-20微米，当前仅达25/25微米 [14][16] - 台积电未积极参与，主要依赖PCB厂商和OSAT [12] 供应链影响 - **ABF基板厂商**：附加值可能降低，但PCB业务厂商可通过高价值mSAP板弥补（售价为现有HDI的1-2倍） [15] - **PCB制造商**： - 欣兴电子具优势（苹果SLP供应商+ABF业务经验），但需解决大尺寸板良率问题（面积达SLP 50倍以上） [16] - 需大规模投资洁净室、光刻工具等 [16] - **材料厂商**： - 覆铜板（CCL）可能采用含玻璃纤维的改进版本，EMC和Nittobo或受益 [17] - **测试环节**： - 板级测试（BLT）和系统级测试（SLT）需求可能上升，芯片探针测试增加 [18] 技术路径对比 - **CoWoS-L**：技术成熟，支持5/5微米线宽/线距，适合Rubin Ultra [12] - **CoPoS**：台积电与日月光主导的面板级封装替代路线 [12] - **CoWoP**：依赖PCB技术突破，需解决信号/电源布线分离或光互连技术应用 [14]

芯片封装技术CoWoP的核心观点 - 英伟达正在探索革命性的芯片封装技术CoWoP（Chip-on-Wafer-on-PCB），有望替代现有的CoWoS封装方案 [1][2] - CoWoP技术通过去除CoWoS封装中的ABF基板层，直接将中介层与PCB连接，简化系统结构并提升热管理性能和功耗效率 [1][3][6] - 该技术对ABF基板厂商构成负面冲击，但对PCB制造商是重大机遇 [4][10] - 尽管中期商业化概率较低，英伟达仍通过系统级创新保持AI基础设施领导地位 [5][17] CoWoP技术原理与优劣势 - 技术原理：芯片-晶圆中介层直接安装到PCB上，跳过ABF基板绑定步骤 [6] - 优势： - 减少传输损耗，提升NVLink互连范围 [9] - 更好的热管理性能和更低功耗 [9] - 潜在降低基板成本并减少后端测试步骤 [14] - 劣势： - PCB技术线/间距尺寸（20-30微米）远低于ABF基板的亚10微米能力，难以满足高性能GPU需求 [11][12][13] - 高密度互连PCB技术（如mSAP）扩展至大型GPU存在技术和运营挑战 [9][13] 供应链影响 - ABF基板厂商：附加值可能大幅减少或消失，信号路由将转移至RDL层和高端PCB [10] - PCB制造商： - 需具备mSAP技术和基板/封装工艺深度知识以抓住机遇 [11] - 当前HDI PCB的L/S为40/50微米，SLP PCB仅达20/35微米，技术升级难度显著 [13] - 封装生态系统参与者（如台积电）参与度低，商业化可能性受限 [16] 商业化前景与英伟达创新路径 - 商业化障碍： - 技术矛盾：英伟达现有路线图（CoWoS-L、CoPoS）与CoWoP方向不一致 [15] - PCB线/间距尺寸与性能需求差距大 [12][13] - 英伟达创新领导力： - 率先推出CoWoS-L封装，探索CoWoP/CoPoS技术，并可能领导CPO和1.6T光学技术发展 [17] - 系统级创新预计巩固其在GPU领域的主导地位 [17]

技术路径选择 - 英伟达下一代GPU产品Rubin Ultra仍将沿用现有的ABF基板技术，而非转向CoWoP方案 [2] - 从CoWoS转向CoWoP在技术上仍面临重大挑战，对ABF基板的依赖短期内难以改变 [1][2] - 技术转换的复杂性和供应链重组风险使得短期内大规模采用CoWoP并不现实 [1][2] 技术门槛 - CoWoP技术要求PCB的线/间距(L/S)缩小至10/10微米以下，与目前ABF基板的标准相当 [5] - 当前高密度互连(HDI) PCB的L/S为40/50微米，类基板PCB(SLP)仅达到20/35微米，缩小至10/10微米以下存在显著技术难度 [5] - 技术壁垒是Rubin Ultra不太可能采用CoWoP的主要原因之一 [6] 供应链风险 - 从CoWoS转向CoWoP将带来显著的良品率风险和相关供应链的重组 [8] - 台积电的CoWoS良品率已接近100%，技术切换存在不必要风险 [8] - 技术转换涉及整个供应链生态系统的重新配置，短期内实施的复杂性和风险较高 [8] CoWoP潜在优势 - CoWoP技术优势包括信号路径更短、散热性能显著提升、电源完整性更好、解决有机基板产能瓶颈问题 [10] - 采用CoWoP可解决基板翘曲问题、增加NVLink覆盖范围、实现更高散热效率、消除某些封装材料产能瓶颈 [10] - 不排除英伟达正在并行开发CoWoP技术的可能性，作为当前量产技术的补充 [3][10]

报告行业投资评级 - 领先大市 - A [6] 报告的核心观点 - AI发展改变PCB产业链格局，CCL需求高景气，相关公司业绩与PCB产业链景气度高度绑定 [2] - 因主要厂商计划停产，DDR4芯片价格近期暴涨200%，部分传统电子设备仍在用DDR4，其完全退出尚需时日 [5][10] - 台积电、英特尔、三星1.4纳米制程争霸格局渐显，三巨头战略各异 [4] - 美国银行研报显示，日本半导体封装设备领军者Ibiden的ABF先进封装基板需求呈爆炸式增长，AI芯片市场将持续扩张 [18] 根据相关目录分别进行总结 本周新闻一览 - 芯动联科2025年上半年营收预计2.28 - 2.78亿元，同比增66.04% - 102.45%；归母净利润1.38 - 1.69亿元，同比增144.46% - 199.37% [18] - 三星确认LPDDR6于2025年下半年量产，高通骁龙8至尊二代将率先搭载，汽车领域应用预计明年落地，苹果或有意使用 [18] - 路维光电厦门高世代高精度光掩膜项目奠基，总投资20亿，将推动国产化替代 [18] - 美国银行研报显示，日本Ibiden的ABF先进封装基板需求呈爆炸式增长，AI芯片市场将持续扩张 [18] - 台积电计划退出氮化镓市场，产线2027年7月1日后转型先进封装业务 [11][18] - 2025年二季度特斯拉在美国电动汽车市场销量为15.1万辆，同比下滑9%，但仍大幅领先竞争对手 [18] - 2025年7月1日，特斯拉焕新版Model Y自动驾驶完成24公里行驶，标志着自动驾驶技术进入商业化应用阶段 [18] - 2025年下半年国际旗舰机看点颇多，三星、谷歌、苹果均有新品推出 [18] - 2025年第一季度全球智能手表市场遇冷，出货量同比下降2%，但中国市场出货量同比增长37% [18][19] 行业数据跟踪 半导体 - 台积电稳步推进14A（1.4nm）制程，预计2028年量产，采用第二代纳米片晶体管等技术 [4][20] - 英特尔调整战略，将重心转向14A，预计2027年风险试产，面临技术与成本挑战 [4][20] - 三星因财务压力，将1.4nm量产从2027年延后至2029年，专注提升2nm良率及成熟工艺效益 [4][20] SiC - 美国芯片制造商Wolfspeed于6月30日申请破产重组，预计第三季度末摆脱破产 [21] - 2025年5月，我国新能源汽车产销分别完成130.7万辆和127万辆；2024Q4国内光伏新增装机达到278GW，MOM + 98%，YOY + 33% [21] 消费电子 - 2025年第一季度全球可穿戴腕表市场同比增长10.5% [24] - 2025年4月中国智能手机出货量为2229.40万台，YoY - 2.0%，MoM + 4.0%；5月产量为9100万台，YoY - 1.0%，MoM + 6% [24] - 2024年10月Oculus在Steam平台份额占比为64.09%，YoY + 5.40pct，MoM - 1.48pct；Pico份额占比为3.27%，YoY + 0.78pct，MoM - 0.39pct；Steam平台VR月活用户占比为2.05%，YoY + 0.82pct，MoM + 0.45pct [26] 本周行情回顾 涨跌幅 - 本周（2025.6.30 - 2025.7.04）上证指数上涨1.40%，深证成指上涨1.25%，沪深300指数上涨1.54%，申万电子版块上涨0.74%，电子行业在全行业中涨跌幅排名为18/31 [12][28] - 本周电子版块涨幅前三公司为逸豪新材（38.60%）、隆扬电子（29.81%）、景旺电子（22.45%）；跌幅前三公司为光智科技（-15.82%）、雅葆轩（-10.50%）、ST合泰（-9.49%） [12][33] PE - 截至2025.7.04，沪深300指数PE为13.23倍，10年PE百分位为68.46%；SW电子指数PE为52.63倍，10年PE百分位为70.62% [36] - 截至2025.7.04，电子行业子版块PE/PE百分位分别为半导体（82.12倍/56.05%）、消费电子（28.32倍 /20.46%）、元件（43.52倍/66.24% ）、光学光电子（49.10倍/58.71%）、其他电子（65.31倍/82.97%）、电子化学品（56.84倍/59.47%） [38] 本周新股 - 文档未提及本周新股具体内容，仅给出了IPO审核状态更新表格框架 [41]