大会概况 - 第六届中国MEMS制造大会暨微纳制造与传感器展览会将于2025年10月22-24日在苏州国际博览中心举办 聚焦MEMS传感器在消费电子 汽车电子和具身感知机器人领域的核心作用 [2][40] - 大会由中国半导体行业协会MEMS分会联合中国科学院苏州纳米技术与纳米仿生研究所 苏州纳米城共同主办 并联动SEMI MSIG等国际权威组织 定位高规格 强阵容 广影响 [4][5] 历史规模 - 自2009年起大会已连续成功举办五届 累计邀请235位国内外知名学者和企业高管出席分享报告 汇聚超过3200位参会嘉宾 成为引领MEMS产业发展方向的行业标杆会议 [4] 参会阵容 - 本届大会汇聚500余位MEMS产业链专家 包括华润微电子 广州增芯 晶方半导体 KLA 芯碁微装 矽睿科技等企业代表 以及俄罗斯工程院外籍院士孙立宁教授等科研专家 [8] - 国际嘉宾包括SEMI MSIG Bosch Yole Group KLA等机构专家 将分享全球产业技术趋势并通过圆桌论坛促进国际合作 [9] - 国内企业阵容涵盖敏芯微电子 歌尔微电子 华强电子网 纳芯微 明皜传感等全产业链代表 共同探索创新路径 [10] - 科研机构包括中国电科产业基础研究院 中科院苏州纳米所 九峰山实验室等 为产业提供理论支撑与战略指导 [11] 专题会场设置 - 大会设置四大专题会场：MEMS国际专场（与MSIG合办） MEMS代工封测会场 具身感知会场 MEMS新工艺会场 覆盖全球市场趋势 封测技术升级 智能感知应用及工艺突破等核心议题 [12][13][14][15][16][17] - 国际专场聚焦全球市场需求趋势 投资逻辑及技术热点 由Yole Group Bosch Sensortec XMEMS等国际领军企业参与 [13][14] - 代工封测会场邀请KLA 中科院苏州纳米所加工平台 晶方科技 华润微电子等企业 探讨晶圆代工和系统级封装技术升级 [15] - 具身感知会场汇聚矽睿科技 亿波达 能斯达电子 炜盛电子等企业 探讨智能传感器在人机交互和环境理解中的应用 [16] - 新工艺会场聚焦产业卡脖子难题 由九峰山实验室 天津大学重点实验室 通用半导体 美新半导体等分享前沿工艺成果 [17] 展览与活动 - 同期举办24000平方米微纳制造与传感器展 汇聚300余家全球MEMS领域企业 覆盖设计 量产/代工 测试分析 原材料及设备全链条 [23] - 参展企业包括歌尔 敏芯 明皜（设计端） MEMSRIGHT 晶方半导体 九峰山实验室（代工端） 胜科纳米 米格实验室（测试端） KLA ULVAC 卡尔蔡司（设备端）等 [23] - 举办第六届微纳制造创新创业大赛 拓展AI技术应用 具身智能机器人 低空经济等新兴赛道 采用3场地区赛+3场行业赛+1场总决赛模式 [30] - 供需对接会聚焦新材料 具身感知 消费类产品三大领域 提供产品推介 一对一洽谈及需求发布环节 促进技术转化和订单落地 [30] - 游学行活动升级为MEMS 先进材料 第三代半导体三条线路 走访博世 爱发科 友达光电等全球500强企业及敏芯 胜科 纳微等本土标杆 [33] 战略合作与表彰 - 大会设置中半协MEMS分会与Yole Group战略合作签约仪式 双方将在产业研究 资源共享与国际合作方面深度联动 [21] - 表彰2024年中国MEMS产业发展前十位企业 以龙头企业引领行业良性竞争和全球竞争力提升 [19] 大会议程 - 主议程包括领导致辞 十强颁奖 战略签约及院士专家报告（孙立宁院士 Yole Group代表等） [37] - 分会场议程涵盖国际趋势（MSIG执行董事Paul Carey等） 代工封测（KLA 华润微电子等） 具身感知（矽睿科技 炜盛电子等）及新工艺（九峰山实验室 美新半导体等）专题研讨 [38][39]

行业格局转变 - NAND闪存行业从高速扩张进入谨慎投资阶段，2024年以来价格剧烈波动导致企业盈利承压，各大厂商放缓扩产并减少投资 [3] - AI与高带宽存储器(HBM)崛起使市场焦点转向DRAM领域，NAND在存储产业格局中的地位被重新定义 [3] - 行业形成三星、SK海力士、美光和铠侠等寡头格局，但中国长江存储正逆势加大投入进行差异化发展 [2][13] 韩国厂商战略调整 - 三星V10 NAND量产延期，原定2024年底量产推迟至2025年上半年，因400层堆叠技术面临超低温蚀刻技术难题（-60℃至-70℃环境）及设备兼容性问题 [5][6] - 三星转换投资放缓：平泽P1工厂第9代NAND转换延期，西安工厂X2生产线第9代转换仅执行月产5000片晶圆的最小规模投资 [6][7] - SK海力士大连第二工厂设备投资搁置三年，尽管获得美国VEU资格但仍因市场疲软和地缘政治因素推迟建设 [8] - SK海力士将资源集中到HBM和DRAM领域，几乎垄断NVIDIA AI加速卡供货链条，NAND业务被边缘化 [9] 美系与日系厂商动态 - 美光宣布终止移动NAND产品开发包括UFS5，退出消费市场竞争，重心转向企业级SSD、汽车和数据中心市场 [11] - 美光大幅增加HBM和DRAM研发投入，2024年下半年连续上调营收和毛利率指引 [12] - 铠侠因与西部数据合并未果缺乏规模效应，成本控制和技术迭代处于被动，业绩常年在盈亏边缘徘徊 [12] 设备厂商受影响情况 - 韩国设备企业SEMES、Jusung Engineering等因三星和海力士推迟NAND项目导致订单明显下滑 [15] - 全球设备巨头ASML的DUV设备出货承压，TEL在薄膜沉积和刻蚀领域订单推迟，应用材料和科磊因高层数NAND需求骤降调低出货预期 [16] - 设备厂商转向逻辑芯片与HBM/DRAM设备，转换投资模式普及带动二手设备市场增长 [17] 技术挑战与未来机遇 - NAND堆叠层数逼近400层极限，面临工艺难度、良率问题和成本控制瓶颈 [19] - 智能手机出货增长乏力且PC换机周期拉长，传统移动NAND需求承压，资本向HBM与DDR5倾斜 [19] - 潜在突破点包括混合键合技术和>400层堆叠工艺成熟，以及HBF（高带宽闪存）标准化合作（如Sandisk与SK海力士） [20] - AI训练、边缘计算和大容量SSD等场景可能为NAND带来新增长机会 [19][20]

高盛上调寒武纪目标价及投资逻辑 - 高盛将寒武纪目标价上调至1835元人民币，涨幅近50%，隐含市值达7700亿元人民币 [2] - 目标价基于2030年预期市盈率44倍或企业价值/销售额9倍，牛市情景下股价最高可达3934元 [3] - 高盛维持"买入"评级，主要因中国云端计算资本支出增长、芯片平台多元化及公司研发投入 [2] 中国云端计算资本支出增长 - 腾讯控股2025年第二季度资本支出同比增长119% [2] - 高盛据此上调2025年和2026年资本支出预测，分别提高23%和17% [2] 中国芯片平台多元化趋势 - DeepSeek推出V3.1版本专为下一代本土芯片定制，协助客户降低单一供应风险 [2] - 寒武纪等八家公司通过DeepSeek兼容测试，印证其研发能力 [3] 寒武纪研发投入与财务表现 - 公司非公开发行股票获上交所批准，计划未来三年投入45亿元人民币用于AI芯片及软件开发，年均15亿元（2024年研发投入为12亿元） [2] - 2025年第一季度营收11.11亿元人民币，同比增长4230.22%，归母净利润3.55亿元，同比扭亏为盈，为上市以来首次单季盈利 [4] 股价表现与市场地位 - 寒武纪股价从低点520.67元/股上涨至超1200元/股，累计涨幅137.4%，今年以来累计涨幅超90% [3] - 公司股价于8月19日突破千元大关，成为A股第二高价股，仅次于贵州茅台（股价超1460元/股） [3] - 电子板块A股市值达11.54万亿元创历史新高，超过银行业位居第一，寒武纪市值位列板块第二（9101.59亿元居首，寒武纪次之，海光信息4324.66亿元第三） [3] 公司背景与业务定位 - 寒武纪成立于2016年，前身是中国科学院计算技术研究所2008年组建的10人学术团队 [4] - 公司专注于人工智能芯片研发与技术创新，产品应用于云服务器、边缘计算设备及终端设备 [4]

文章核心观点 - 英特尔暂停玻璃基板研发可能导致该材料的商业化进程延长，进而引发市场对已积极布局的韩国设备制造商面临长期订单匮乏的担忧 [2][3] 英特尔战略调整与影响 - 英特尔近期已暂停玻璃基板研发，以配合公司内部组织重组和成本削减政策，旨在专注于CPU和晶圆代工等核心业务 [2] - 英特尔在2023年录得188亿美元亏损，这是公司自1986年以来首次出现年度亏损，此后一直在进行大规模重组 [2] - 自2010年代初以来，英特尔已获得300多项玻璃基板核心专利，引领行业发展，其研发停滞可能推迟玻璃基板市场的开放 [2] 玻璃基板技术特性与前景 - 玻璃基板是一种薄而扁平的板材，能够更精确地堆叠半导体芯片，比现有的塑料基板更耐热且不易翘曲 [2] - 玻璃基板的数据处理速度比现有基板快约40%，功率效率更高，被视为实现高性能AI半导体的关键部件 [2] 韩国设备制造商面临的挑战 - 将玻璃基板作为未来增长动力的韩国设备公司数量已超过20家，它们积极进军该市场以期克服下游市场低迷 [3] - 韩国企业集团原将2026年或2027年定为玻璃基板量产时间表，但受美国关税政策影响，目前可能没有足够能力应对新业务，预计今年下半年的设备订单很有可能被推迟 [3] - 对于中小型公司，玻璃基板业务的投资负担过重，例如韩国国家半导体公司（204270）今年上半年营业亏损380亿韩元，而去年上半年盈利109亿韩元，业绩下滑主因包括新业务投资成本 [3] - 行业人士指出，为了让韩国在全球玻璃基板市场占据领先地位，企业集团需要考虑全力支持优秀的设备公司 [3]

文章核心观点 - RISC-V与DSA结合成为新一代AI加速关键力量 解决生成式AI算力需求挑战[1] - 开放指令集提供灵活可扩展性 支持定制化AI加速方案构建[4] - 活动聚焦RISC-V在AI计算领域技术突破与应用实践[8][10] 论坛技术议题 - RISC-V与DSA结合带来AI计算灵活性与可扩展性优势[4] - 软硬件协同实现Graph到Kernel多层优化 突破算子级与系统级性能瓶颈[4] - RISC-V在低功耗边缘AI与高性能数据中心AI实现平衡应用[4] - 架构弹性支持AI从CNN向Transformer及LLM演进[4] 活动内容安排 - 主题演讲涵盖RISC-V芯片设计加速应用落地与AI处理器创新[8] - 紫荆半导体 深聪智能 万有引力电子展示汽车 AI眼镜与嵌入式应用案例[8] - 合作伙伴包括PUFsecurity S2C Murata Rambus Siemens Foresemi等企业[9] - 现场演示Andes Qilai Platform运行DeepSeek与Android系统[10] 活动基本信息 - 2025年8月27日9:00-17:30在北京丽亭华苑酒店举行[8] - 提供午餐券与集章抽奖活动[11][12] - 平台搭载64位AX45MP与NX27V向量处理器支持Android与Linux系统[10]

研究背景与突破 - 比利时微电子研究中心与根特大学在300毫米晶圆上成功堆叠120层硅和硅锗材料 实现三维DRAM制造的关键进展[2] - 通过交替生长硅和硅锗材料层 每层厚度为纳米级 层间存在晶格失配导致的原子间距差异[2] - 采用应变控制技术 通过调整硅锗层中锗含量并添加碳元素缓解应力 同时保持沉积过程温度均匀性[2] 技术工艺特点 - 使用先进外延沉积技术 通过硅烷和锗烷气体在晶圆表面分解形成精确纳米薄层[4] - 严格控制每层厚度 成分和均匀性 微小偏差会导致缺陷在整个堆叠结构中放大[4] - 成功构建120个双层结构 证明垂直扩展可行性 单位面积可容纳数千存储单元[4] 行业应用前景 - 该技术突破将推动3D DRAM发展 使存储芯片在相同占用空间内容纳更多存储单元[4] - 多层结构生长技术可应用于3D晶体管 堆叠逻辑器件及量子计算架构领域[6] - 与栅极环绕场效应晶体管和互补场效应晶体管技术开发形成协同效应 支持电子设备进一步小型化[6] 产业影响 - 三星已将3D DRAM列入发展规划并设立专门研发机构[6] - 该技术突破可能重塑芯片设计方式 实现更密集 更快速 更可靠的存储设备[6]

美国客户需求推动台积电亚利桑那州厂加速扩张 - 苹果、超微、英伟达、博通等美系大厂持续拥抱台积电，要求亚利桑那州厂产能加速建置 [2] - 亚利桑那州第一座厂量产时程从2025年提前至2024年第四季度，采用4纳米制程 [2] - 第二座厂原定2028年量产，目标提前至2027年初期或2026年内量产 [2] - 第三座厂最快2028年前后量产N2和A16制程，较原目标提早至少四个季度 [2] - 英伟达执行长黄仁勋与台积电洽谈下一代Rubin平台生产，已有六种产品设计定案并下单 [2] 先进制程技术布局与客户合作 - 亚利桑那州第二座厂采用3纳米制程，第三座厂采用2纳米和A16制程，第四座厂采用N2和A16制程 [3][5] - 第五座和第六座晶圆厂将采用更先进制程 [3][5] - OpenAI等AI巨头通过博通、迈威尔等美商合作开发埃米级制程 [3] - 英特尔虽获美国政府入股，但自有制程无法满足需求，委外台积电订单持续上升 [3] - 台积电在亚利桑那州规划总投资额高达1650亿美元，兴建六座晶圆厂、两座先进封装厂及研发中心 [5] 美国厂成本结构与盈利能力 - 超微执行长苏姿丰证实台积电美国厂芯片成本比台湾高出逾5%、低于20%，但值得投入 [4] - 台积电将美国厂较高成本转嫁客户，有助缓解毛利率压力 [4] - 亚利桑那州厂2025年上半年认列64.47亿元投资收益，显示已实现盈利 [7] - 美国厂产能利用率高，P1厂每月3万片产能被苹果、超微等客户预订一空 [7] - 海外晶圆厂量产导致毛利率稀释，初期影响每年2%至3%，后期扩大至3%至4% [3][8] 2纳米制程产能规划与市场地位 - 台积电规划在亚利桑那州第二座厂B区提前导入2纳米制程，初期月产能约2万片 [10] - 2纳米量产时程从2028年提前至2027年第四季度 [10] - 台湾2纳米产能未受影响，新竹宝山厂2025年底月产能达3.5-4万片，高雄厂月产能达1万片 [11] - 2纳米家族客户包括超微、苹果、高通、联发科、迈威尔、博通、比特大陆、英特尔等一线大厂 [11] - 台积电在2纳米技术领先竞争对手，良率、产能扩充及生产稳定性优势明显 [11] 日本厂与美国厂运营对比 - 日本熊本厂2025年上半年亏损21.6亿元，主要生产22/28纳米、12/16纳米等成熟制程 [7] - 熊本厂产能利用率仅约5成，受市场未复苏及成熟制程竞争影响 [7][8] - 熊本二厂投产时程可能延后1年半至2029年上半年 [8] - 美国厂盈利关键因素为高产能利用率，日本厂则面临需求不足挑战 [7][8]

行业技术趋势 - AI GPU集群通信需求增长推动光通信技术应用 转向硅光子互连与共封装光学器件(CPO)实现更高传输速率和更低功耗[2] - 铜缆在800Gb/s速度下不实用 服务器到交换机及交换机间链路需光纤连接 因距离延长使铜缆不切实际[4] - 可插拔光模块存在局限性 信号离开ASIC后转换产生严重电损耗 200Gb/s通道损耗达22分贝 每端口功耗增至30W[6] - CPO技术将光转换引擎与交换机ASIC并排嵌入 电气损耗降至4分贝 每端口功耗降至9W 减少故障组件并简化光互连实施[8] - CPO相比可插拔模块功率效率提高3.5倍 信号完整性提高64倍 弹性提高10倍 部署速度提高约30%[8] 公司产品规划 - NVIDIA下一代Quantum-X和Spectrum-X光子互连解决方案2026年上市[2] - Quantum-X InfiniBand交换机2026年初推出 提供115Tb/s吞吐量 支持144个800Gb/s端口 集成ASIC具14.4TFLOPS网络处理能力 采用液冷散热[9] - Spectrum-X Photonics平台2026年下半年推出 基于Spectrum-6 ASIC SN6810提供102.4Tb/s带宽和128个800Gb/s端口 SN6800可扩展至409.6Tb/s带宽和512个800Gb/s端口 采用液冷技术[11] - CPO交换机支持生成式AI应用 减少数千分立组件 提升安装速度、维护便捷性和连接功耗 改善启动时间、首次令牌时间及可靠性[13] - 共封装光学器件成为未来AI数据中心结构性要求 定位为超越竞争对手的关键优势[13] 技术合作与发展 - NVIDIA路线图与台积电COUPE平台紧密相关 分三个阶段发展[2][15] - 台积电第一代COUPE采用SoIC-X封装技术 堆叠65纳米EIC与PIC 具低阻抗和高能效 用于OSFP连接器 数据传输速率达1.6Tb/s[15][18] - 第二代COUPE集成到CoWoS封装 光学器件与交换机共封装 实现6.4Tb/s主板级光互连[2][18] - 第三代COUPE目标集成到处理器封装 传输速率达12.8Tb/s 进一步降低功耗和延迟[2][18]

混合键合技术发展现状 - 混合键合已投入生产多年 成熟工艺使用10µm互连实现稳定良率 可容忍数百纳米套刻偏差 晶圆翘曲度细微差异及与互连高度相当的颗粒尺寸[2] - 当键合工艺扩展到5µm间距时 工艺窗口缩小到两位数纳米公差 颗粒尺寸限制急剧缩小 局部表面形貌需精确控制 轻微热漂移或机械漂移会系统性影响良率[2] - 亚微米混合键合是未来关键技术 优势包括更短堆叠高度和更好导热性 但良率限制显著 任何微小缺陷都可能破坏整个立方体[3] 制造工艺挑战 - 大多数制造商仍在8至6微米范围运营 新一代设备将叠对和缺陷率推向亚微米级所需阈值[3] - 最新一代晶圆键合机套刻精度接近两位数纳米 EV Group对准精度达50纳米 应用相关套刻精度低于100纳米[5] - 当间距小于1µm时 表面处理与对准同等重要 亚2nm金属形貌是实现无空洞键合的严格要求[5] - 边缘碎裂 周边胶带残留及微划痕可能破坏亚微米键合良率 需对整个晶圆进行严格检测[6] - 超薄晶圆处理增加复杂性 控制弓形和翘曲对保持套刻精度至关重要 芯片到晶圆流程中翘曲度低于60µm可实现与厚基板相当良率[6] 表面处理技术 - 表面处理包括清洁 氧化物活化和化学机械平坦化 CMP工艺需去除高点并保持均匀性 过度抛光导致铜特征凹陷 抛光不足留下突起[9] - CMP工艺控制是实现混合键合的关键因素 需监控每片晶圆平面度及缺陷类型 工艺窗口非常狭窄[9] - 表面化学控制与物理平整度同等重要 活化氧化物表面寿命有限 需将活化和键合时间安排在几分钟内[9] - 集成表面测量技术到CMP或清洁设备中 通过在线反馈回路防止缺陷晶圆占用键合产能[9] 热变形与机械控制 - 热膨胀 卡盘变形和夹紧力可能造成亚微米级对准误差 尤其键合热膨胀系数不同材料时[12] - 需在加热 夹紧和冷却每个步骤中考虑变形 常用方法包括最小化温差 试验低温键合工艺及预测性补偿[13] - 机械稳定性至关重要 先进键合设备集成环境隔离和主动平台稳定功能 使用干涉法连续跟踪晶圆位置[13] - 小于5µm间距混合键合一旦变形几乎没有恢复余地 需将热和机械补偿策略直接集成到键合平台中[14] 实时监控与反馈系统 - 现场监控从"锦上添花"变为"关键任务" 需实时测量 分析和校正能力以实现高良率运行[16] - 反馈控制系统在对准传感器 热漂移监测器和键合力计间形成闭环 需在不增加周期时间情况下实施校正[16] - 人工智能辅助反馈兴趣日益浓厚 机器学习模型可预测漂移行为 减少不必要校正[16] - 键合设备集成嵌入式传感器和分析模块 提供更丰富数据集用于持续改进工艺[17] 制造效率优化 - 亚微米混合键合需在满足节拍时间同时不破坏工艺窗口 键合周期增加每秒保证良率但降低产能[19] - 虚拟制造缩小实验范围 通过针对性实验探索工艺空间最有前景区域 反馈回模型聚焦更小区域[20] - 实时校正回路在生产环节生成对准和热数据流 控制器学习参数组合优先选择漂移最小操作点[20] - 吞吐量提升取决于上游工作推送 设备集群将激活到键合间隔控制在几分钟内 CMP实现目标带内金属凹槽 宏观边缘检测防止受损晶圆进入键合队列[21] 设计与制造协同 - 组装设计套件将制造约束转化为可执行设计规则 涵盖几何间距 焊盘位置 叠层公差 热预算及材料组合[23] - ADK采用基于区域规则 因边缘区域可能出现更大套刻偏差 限制晶圆边缘附近关键互连使用[23] - 设计需考虑工艺实际优势 劣势和固有差异 而非强迫工艺适应理想化设计 通过设计键合界面考虑这些因素获得可制造产品[24] - 双向反馈回路将键合后检测数据反馈到ADK 完善未来设计规则 创建闭环生态系统提高设计规则准确性[25] 技术发展前景 - 推动亚微米混合键合需协调整个制造生态系统 支持大批量生产成本实现纳米级对准 无缺陷界面和稳定良率[27] - 需解决设备互操作性挑战 混合供应商流程引入调度和环境变化可能影响结果 材料集成挑战尤其在异构堆叠不同代工厂芯片组合时[27] - 成功关键在于设计 工艺和供应链生态系统融合 率先掌握协同技术的晶圆厂将决定未来十年高性能计算采用速度和竞争格局[27]

美光科技HBM业务进展 - 公司有信心在2025年售罄所有高带宽内存（HBM）芯片库存[2] - 公司正与客户讨论2026年HBM供应问题并取得重大进展[2] HBM技术发展现状 - 12层HBM3E良率提升速度远超8层产品 且出货量已实现超越[3] - HBM3E（第五代）12层产品是AI芯片市场90%份额的主导产品[3] - 下一代HBM4预计将使I/O数量较上一代增加一倍 核心芯片面积扩大[5] - HBM4基础（逻辑）芯片将外包给台积电生产[5] 市场竞争格局 - HBM3E主要供应商为SK海力士和美光科技 三星电子正接受英伟达质量测试[3] - 美光在宣布HBM3E量产时直接提及英伟达作为客户 以此区分竞争对手[3] - 三星计划采用1c节点生产HBM4 而美光采用成熟的1β节点[4][5] - HBM4E（第七代）可能集成GPU逻辑 定制开发将产生高昂费用[4] 产品定价与供应谈判 - HBM4价格预计比12层HBM3E上涨约30% 达到每单位500美元左右[5] - SK海力士与英伟达就2026年HBM供应谈判出现拖延 原计划2025年中期完成[5] - 双方在产量承诺和HBM4定价方面存在分歧难以调和[5] 技术节点差异 - 美光HBM4采用与HBM3E相同的1β节点（第五代10纳米DRAM）[4] - 三星计划在HBM4采用新一代1c节点（第六代10纳米DRAM）[4][5] - 1c节点作为新技术需要额外验证工作[4]