文章核心观点 - 国际数据公司发布的最新设备市场展望报告显示，由于人工智能基础设施发展导致内存产能战略性向企业级组件倾斜，引发消费级设备内存短缺，个人电脑和智能手机市场面临出货量下降、价格上涨及换机周期延长的风险，其中个人电脑市场受到的影响尤为显著 [1][2][4] 个人电脑市场展望 - IDC预测2026年个人电脑出货量在悲观情景下可能下降高达9%，较温和情景下萎缩5%，较其11月份预测的2.5%降幅大幅下调 [1] - 内存短缺与Windows 10生命周期结束的更新周期及“人工智能PC”发展趋势同时发生，IDC预测在悲观情景下个人电脑平均售价可能上涨6%至8% [2] - 个人电脑市场9%的潜在下滑幅度相当严重，历史对比显示，2009年全球金融危机期间市场下跌11.9%，而疫情后市场跌幅接近15% [4] - 戴尔、惠普、联想和华硕等大型OEM厂商凭借规模优势、库存杠杆和长期供货协议，预计比小型区域品牌、白盒组装商等更能抵御当前环境影响，市场份额可能进一步向大型厂商集中 [3] 智能手机市场展望 - 内存成本在手机物料清单中占比较大，尤其是在中端机型，IDC警告OEM厂商可能通过提高价格、降低配置或两者兼施来应对，可能逆转过去十年将旗舰内存配置下放的趋势 [2] - IDC预测到2026年，全球智能手机市场在悲观情景下存在萎缩高达5%的风险，同时伴随平均售价上涨和换机周期延长 [2] 内存短缺的根本原因与影响 - 当前内存短缺的根本驱动力是人工智能基础设施需求激增，超大规模数据中心对内存的需求导致DRAM和NAND闪存的生产重心从消费级设备转向高利润的企业级组件，如高带宽内存和高密度DDR5内存 [1] - 此次内存短缺并非典型的繁荣与萧条周期，而是硅产能的战略性重新配置，其影响可能持续数年而非数个季度 [1] 人工智能PC面临的矛盾 - IDC将人工智能PC定义为配备NPU的系统，但这些机器需要更大内存，例如微软Copilot+要求至少16GB内存，而内存正是当前最稀缺且昂贵的组件 [3] - 人工智能PC的市场推广未达厂商预期，用户热情不高，对Windows 11中快速且强制集成人工智能功能的不满情绪明显，高价可能被视为对非必需功能征收的税 [3] - 内存短缺、价格上涨迫使厂商在最不恰当的时机重新思考产品路线图，2025年个人电脑市场本就面临GPU供应短缺等挑战，难以说服消费者升级现有设备 [4]

文章核心观点 - SK海力士计划在美国印第安纳州的新封装工厂建立其首条2.5D封装量产生产线，旨在掌握尖端封装技术，增强其在人工智能半导体供应链中的地位，并可能为客户提供HBM与封装的一站式服务 [1][2][3] 投资与工厂计划 - SK海力士计划在美国印第安纳州拉斯特韦皮特（Lastwepiet）建设其在美国的首家封装工厂，该工厂定位为人工智能存储器尖端封装生产基地 [1] - 该工厂预计将于2028年下半年投产 [1] - 为实现此计划，SK海力士宣布将在美国投资38.7亿美元（约合5.4万亿韩元） [1] 技术战略与动机 - 2.5D封装是集成高带宽内存（HBM）和高性能系统半导体（如GPU、CPU）的关键工艺 [1][2] - 公司此举旨在通过建立2.5D量产线来增强其整体人工智能半导体封装能力，特别是围绕HBM的封装 [2] - 掌握2.5D封装技术和量产能力，预计将给人工智能半导体供应链带来重大变革 [1] - 公司进行此投资的一个主要原因是其高带宽内存（HBM）业务，HBM是人工智能半导体的关键组件 [1] 技术细节与行业现状 - 2.5D封装技术通过在半导体和基板之间插入一层称为硅中介层的薄膜，来提升芯片性能和能效 [2] - 全球科技巨头英伟达的高性能AI加速器也采用2.5D封装技术制造，将HBM与高性能GPU和CPU集成 [2] - 目前，用于AI加速器的2.5D封装几乎被台湾主要晶圆代工厂台积电垄断 [3] 内部能力与挑战 - SK海力士拥有2.5D封装的基础技术和设备，但难以满足大规模系统级封装（SiP）生产的需求，因为SiP需要能够处理集成HBM的AI加速器 [3] - 评估认为韩国缺乏大规模生产所有2.5D封装工艺所需的设施 [2] - 公司一直在进行2.5D封装的自主研发，并积极在公司内部生产和测试2.5D封装样品 [3] 供应链与客户关系 - 为了获得最终客户英伟达（NVIDIA）的使用许可，HBM不仅要接受本身的质量测试，还要接受其2.5D封装的质量测试 [2] - 即使HBM本身可靠，2.5D封装测试中的任何缺陷都可能导致进度延误，且准确划分测试中的责任归属极具挑战性 [2] - 如果建立起2.5D封装量产线，有望确保下一代HBM的稳定供应 [3] - 通过提升技术能力，公司有望实现同时为客户提供HBM和封装的一站式服务 [3] 计划状态与展望 - 公司正在与封装合作伙伴认真洽谈，计划在美国西拉法叶（West Lafayette）建设首条正式的2.5D封装量产线 [3] - 公司认识到，确保拥有能够直接封装其自身HBM（最高可达2.5D封装）的设备是一项非常重要的任务 [3] - 如果这项技术能够稳定并不断进步，公司将能够超越简单的研发，追求业务扩张 [3] - 由于距离美国西拉法叶工厂竣工还有很长时间，该计划有可能进行修改 [3] - 公司官方回应称，正在审查有关使用印第安纳州工厂的各种计划，但目前尚未有任何具体确认 [3]

台积电N2（2nm级）工艺量产启动 - 台积电已按计划于2025年第四季度开始量产其N2（2nm级）工艺芯片，但未发布正式新闻稿 [1] - N2是公司首个采用环栅纳米片晶体管（GAA）的工艺节点，并集成了超高性能金属-绝缘体-金属（SHPMIM）电容器以提升性能 [4] - 首席执行官魏成成表示N2量产进展顺利，良率良好，预计2026年产能爬坡将因智能手机和AI/HPC应用而加速 [5] N2工艺技术性能与优势 - 与N3E相比，N2在相同功耗下性能提升10%–15%，在相同性能下功耗降低25%–30% [3] - 对于混合设计（逻辑、模拟、SRAM），晶体管密度比N3E提高15%；对于纯逻辑设计，密度提高20% [3] - N2采用了第一代纳米片晶体管技术，实现了全节点的性能和功耗提升，其GAA结构改善了静电控制并降低了漏电 [1][4] - 集成的SHPMIM电容器电容密度是上一代设计的两倍以上，并将薄层电阻和过孔电阻降低了50% [4] 后续工艺路线图与产能规划 - 公司计划在2026年下半年量产N2的性能增强版N2P，与N2相比，N2P在相同性能下功耗进一步降低5%–10%，性能提升5%–10% [4][8] - 同样计划在2026年下半年量产A16工艺，A16采用超强电源轨（SPR）背面供电设计，专为复杂AI/HPC处理器打造，与N2P相比功耗降低15%–20%，性能提升8%–10% [4][8] - 公司已在台湾高雄附近的Fab 22工厂开始生产2nm芯片，并计划在Fab 20工厂稍晚开始量产 [5] - 同时启动两座具备N2工艺能力的晶圆厂建设，以满足合作伙伴需求，并为2026年底生产N2P和A16芯片做准备 [8]

中芯国际收购中芯北方股权 - 公司拟向国家集成电路基金等5名股东发行5.47亿股股份，以406.01亿元人民币的交易价格收购其持有的中芯北方49%股权 [1] - 交易完成后，公司将持有中芯北方100%股权，使其成为全资子公司，交易不会导致公司控制权变更 [1] - 交易对方所获股份锁定期为自股份发行结束之日起12个月 [1] 标的公司中芯北方概况 - 中芯北方成立于2013年，是公司与北京市政府共同投资设立的12寸先进制程集成电路制造厂，为控股子公司 [4] - 公司主要从事线宽28纳米及以下大规模数字集成电路制造、针测及测试、光掩膜制造、测试封装等业务，是重要的12英寸晶圆厂 [4] - 公司作为控股股东与核心技术供给方，全面主导并负责中芯北方的生产运营管理 [4] 收购交易目的与影响 - 公司表示，交易有利于进一步提高上市公司资产质量、增强业务协同性，促进长远发展，交易前后主营业务范围不会发生变化 [4] - 公司拥有全方位一体化的集成电路晶圆代工核心技术体系，已成功开发8英寸和12英寸的多种技术平台，提供“一站式”晶圆代工和技术服务 [4] - 公司主要子公司包括中芯上海、中芯北京、中芯天津、中芯深圳、中芯北方、中芯南方 [4] 中芯南方增资扩股 - 公司全资子公司中芯控股与国家集成电路基金等多方订立新合资合同及新增资扩股协议，修订前合资合同 [5] - 中芯南方的注册资本将由65亿美元增加至100.773亿美元 [6] - 增资后，中芯控股、国家集成电路基金、国家集成电路基金二期、国家集成电路基金三期、上海集成电路基金、上海集成电路基金二期、泰新鼎吉、先导集成电路基金将分别持有中芯南方41.56%、9.39%、14.89%、8.36%、7.94%、11.25%、5.55%、1.06%股权 [6]

交易概述 - 英伟达斥资50亿美元收购英特尔股票，交易已于12月26日完成，涉及2.14亿股股票，收购价格为每股23.28美元 [1] - 该交易目前价值已达75.8亿美元，因英特尔股票在交易完成后的周一收盘价为每股36.68美元 [1] - 美国联邦贸易委员会于12月18日批准了此项交易，此前该机构曾对英伟达可能持有的4%股份是否违反反垄断法进行审查 [1] 合作内容 - 根据协议，英伟达和英特尔将联合开发“多代”用于数据中心和个人电脑的芯片，旨在从消费者到超大规模客户等整个芯片客户群体中抢占市场份额 [1] - 两家公司将致力于通过NVLink技术连接芯片，该技术每个GPU的带宽可达1.8 TB/s（每个方向900 GB/s），约为PCIe 5.0 x16插槽带宽的14倍 [1] - 在个人电脑领域，英特尔将为英伟达定制x86 CPU，英伟达将把这些CPU集成到其AI基础设施平台并推向市场 [1] - 英特尔还将能够制造集成英伟达RTX GPU芯片的x86系统级芯片，这些新型x86 RTX芯片将为集成CPU和GPU的PC提供动力 [2] 历史背景与监管对比 - 此次英伟达与英特尔的合作开发协议，与2021年英伟达试图以400亿美元收购英国芯片制造商Arm时触怒监管机构的协议类似 [2] - 当时美国联邦贸易委员会提起诉讼，认为该交易将使一家大型芯片制造商控制其竞争对手之一，并扼杀下一代技术，英伟达在诉讼提起两个月后放弃了该交易 [2] - 英伟达与Arm及其基于Arm架构的SoC设计商有长期合作关系，曾合作开发Tegra系列芯片并为任天堂Switch等设备提供动力，在推出72核Grace CPU之前 [2] - 英伟达已将其NVLink技术的支持扩展到高通和富士通等其他公司 [2]

台积电先进制程涨价计划 - 公司计划自2026年至2029年连续四年调升先进制程报价，2026年新报价将从元旦起生效 [1] - 2026年涨价幅度为个位数百分比，旨在反映生产成本垫高与产能供不应求，研究机构预期涨幅在3%至10%不等 [1] - 尽管提出涨价诉求，客户仍踊跃预定先进制程产能，AI军备竞赛未见熄火 [1] 台积电定价策略与客户需求 - 公司对价格问题不予置评，强调定价策略始终以策略导向，而非机会导向，并持续与客户紧密合作以提供价值 [2] - 客户积极预定先进制程产能，以确保优先运用最先进技术保持领先 [2] 台积电资本支出规划 - 预估2026年资本支出有望维持在420亿美元至450亿美元的历史新高区间 [3] - 2025年资本支出目标已设定在400亿美元至420亿美元的新高区间，公司强调保持弹性，目标是确保营收成长速度超越资本支出成长 [3] - 2024年前三季度实际资本支出已达293.9亿美元，全年预估若达标仍将创新高 [3] 全球半导体资本支出概况 - 研究机构推测2024年全球半导体制造业资本支出估达1600亿美元，年成长3% [4] - 该增长主要由台积电和美光的大手笔投资支撑，若扣除这两家公司，全球资本支出恐转为年衰退10% [4] 行业影响与市场趋势 - 半导体先进制程是卖方市场，公司议价能力高，此轮涨价反映成本升高 [5][6] - 除先进制程外，先进封装及记忆体报价也都调涨，意味芯片通膨时代逐步来临 [5][6] - 预期个人电脑、智能手机等消费电子需求恐会受到影响，但对AI需求影响有限，AI需求将依然强劲 [6]

协议核心内容 - Weebit Nano已将其电阻式随机存取存储器技术授权给德州仪器[1][2] - 根据协议，Weebit的ReRAM技术将被集成到TI用于嵌入式处理半导体的先进工艺节点中[1][2] - 协议涵盖知识产权许可、技术转让以及Weebit ReRAM在TI工艺技术中的设计和认证[1][2] 技术产品特性 - Weebit ReRAM是一款低功耗、高性价比的非易失性存储器[1][2] - 该技术声称在高温下具有优异的保持性能，并已通过AEC-Q100 150°C运行认证[1][2] 合作意义与行业影响 - TI表示，合作将使客户能够获得业界领先的非易失性存储器技术，该技术在性能、规模和可靠性方面均具有优势[1][3] - TI认为，此举将有助于巩固其作为领先的嵌入式处理器供应商的地位[1][3] - Weebit Nano首席执行官认为，协议表明业界正在转向使用ReRAM作为SoC设计中闪存的替代技术[1][3] - 此举巩固了Weebit作为领先的独立ReRAM技术供应商的地位[1][3] - TI被描述为全球领先的集成器件制造商之一，每年生产数百亿颗芯片[3]

文章核心观点 - 韩国半导体工程师学会发布的《2026年半导体技术路线图》并非一份简单的制程微缩预测，而是揭示了半导体行业竞争形态的根本性转变 [1] - 行业主线正从过去数十年的“尺寸”军备竞赛，转变为面向未来约15年的“范式”全面重构，涵盖器件、互连、计算架构等多个维度 [1][3] - 路线图系统性地预测了从2025年至2040年，在器件与工艺、人工智能半导体、光互连、无线互连、传感器、有线互连、存算一体、封装及量子计算等九大技术领域的发展趋势 [1] 器件与工艺技术路线图 逻辑技术趋势 - 逻辑器件工艺演进的核心目标是在更小工艺间距和更低工作电压下维持性能与功耗的有效缩放，但寄生效应正吞噬微缩红利，推动设计范式从DTCO（设计-工艺协同优化）转向STCO（系统-工艺协同优化）[4] - 逻辑器件的“名义节点”预计从2025年的2nm级，推进至2031年的1nm级，并在2040年前后逼近0.2nm量级，微缩关键变量包括三维栅极结构、金属布线间距、栅极长度及三维层叠能力 [5][7] - 晶体管结构将从FinFET转向GAA，并进一步演进至FS-FET和CFET，CFET需引入低温工艺以避免热损伤，同时单片3D集成和3D混合存储器-逻辑方案成为AI与HPC的关键突破口 [8][10][11] - 在2025至2040年的六个技术节点中，工作电压预计维持在0.5V~0.4V，不会有大幅改善，但跨导等模拟特性将得以维持 [12][13] - 金属布线成为限制性能的关键，行业需同时满足低电阻、低介电常数和高可靠性目标，背面供电网络预计在2028年左右开始导入，2031年后电源轨间距可推进至40nm级别 [14][15] 存储技术趋势 - 在AI时代，存储正从“配角”转变为决定系统上限的关键角色，需求从“更大容量”转向同时具备高容量、高带宽、低延迟和低功耗 [16] - **DRAM技术**：传统单元结构难以继续微缩，预计将演进为垂直通道晶体管和堆叠型DRAM，单元面积向4F²逼近，并引入CBA技术，基于BCAT的DRAM单元微缩极限约在7–8nm [17][19][20] - **HBM（高带宽存储器）**：成为增长最快的存储细分市场，预计从2025年的12层、2TB/s带宽，发展至2031年的20层、8TB/s带宽，并在2040年达到30层以上、128TB/s的带宽水平 [22] - **NAND Flash技术**：通过3D堆叠提升密度，321层闪存已于2025年开始量产，预计2028年后实现600层，2031年左右实现1000层，2040年有望达到2000层，但字线间距需快速压缩至40nm以下 [23][25] - **下一代非易失性存储**：包括FeRAM、MRAM、PCM、ReRAM等，其中PCM被认为缩放潜力最均衡，而ReRAM仍需克服一致性与波动性问题 [26][27] 人工智能半导体路线图 - AI相关计算预计到2025年将占全球计算需求的约20%，对应数百亿美元级别的市场规模 [29] - AI/ML硬件平台主要包括CPU、GPU、ASIC、数字/模拟ASIC加速器及存内计算等类别 [30] - 用于训练的计算能力预计将从2025年的0.1~10 TOPS/W，发展到2040年的5~1000 TOPS/W；用于推理的计算能力预计将从2025年的0.1~10 TOPS/W，提升至2040年的1~100 TOPS/W [30] 光互连半导体路线图 - 传统铜互连在带宽、功耗和延迟方面面临瓶颈，光互连被视为突破互连瓶颈的核心技术，已从长距离通信向计算单元内部及之间延伸 [33][36] - 技术演进主线概括为CPO，其发展分为五代：第一代以铜为主、光为补充；第二代引入OBO；第三代NPO将光引擎靠近计算器件；第四代CPO实现芯片与光引擎在封装层面集成；第五代目标是无PCB的光系统 [38][39][40][42][43] - 路线图预测，光互连将从2025年起逐步导入基于PAM4的200Gbps/通道方案，并向400Gbps/通道演进，长期指向800Gbps/通道以上的单通道能力，推动第四代CPO广泛应用 [44][46][47] - 长期关键技术方向包括引入光学路由、光学逻辑，以及与量子计算的融合，以彻底减少电/光/电转换带来的延迟与功耗 [49][50] 无线互连半导体路线图 - 对于3G/4G/5G的Sub-6GHz频段，峰值速率预计从目前的数Gbps提升至2040年前后的数十至100Gbps量级 [52] - 对于5G/6G的高频路径，6G世代的目标是0.1~1Tbps峰值速率，预计在2040年左右Tbps级链路将在部分场景落地 [52] - 未来无线连接半导体的发展重点是从提升峰值速率转向系统级提升，包括将端到端时延压到数百微秒以下，并将每比特能耗降至数十pJ/bit以下 [56] - ISAC（感知与通信一体化）将成为6G时代无线连接半导体的重要应用方向，同时低轨卫星推动的NTN（天地一体化网络）将带来新的RF前端与波束成形芯片组需求 [56] 传感器技术 - 可见光图像传感器像素微缩仍是核心主线，像素尺寸已从5.6 μm缩小至0.5 μm，未来节奏将放缓，超构光学等新型光学结构受到关注 [59][61] - 非可见光传感器覆盖UV至LWIR波段，不同波段正探索硅基以外的宽禁带材料，如SiC、GaN、InGaAs及量子点等 [64] - 事件驱动视觉传感器以异步方式输出光强变化，具备高时间分辨率与低功耗优势 [65] - 面向AI时代的传感器趋势明确指向三个方向：在CIS内部集成DNN的In-Sensor DNN、实现常开感知的超低功耗设计、以及多传感器融合 [66] 有线互连半导体技术 - 封装层级的异构集成是核心，典型形式包括中介层与芯粒架构，中介层材料（硅、玻璃、有机材料等）的选择由系统目标驱动 [70][71] - 高速系统封装中的互连技术主要分为四类：引线键合（信号带宽<1 GHz）、C4凸点（10–20 GHz）、C2凸点及混合键合（>100 GHz），混合键合提供目前最高的集成密度 [73][74] - 中介层中的关键连接要素是TSV或TGV，TSV更适用于数字/高性能逻辑，TGV在RF/毫米波/光互连方面损耗更低且成本可能更具优势 [75][76] - 芯粒技术将经历商业化落地与生态扩展，系统架构向集成多类异构芯片的Polylithic SoC演进，UCIe标准因其在信号完整性、抗噪与可扩展性方面的优势，更适合高性能芯粒架构 [78][79] - 电路层级的SerDes速率持续呈近似指数增长，为提升频谱效率，业界正持续采用更高阶的PAM多电平传输 [81][83] 存内计算技术 - PIM技术旨在最小化“算—存”之间的数据传输，以应对冯·诺依曼瓶颈，可分为CIM、PIM和PNM三类，路线图将PNM架构视为未来形态 [85] - 以PNM为核心的PIM架构具备从加速器向独立计算平台演进的潜力，其发展路径分为两个阶段：到2034年主要作为GPU生态中的高性能组件；到2040年通过PNM架构实现规模化互连，承担核心计算角色 [86][87] - 根据路线图，PIM的计算精度将从FP16向FP64演进，目标运算从GEMV扩展至GEMM及激活函数，单Cube的存储密度预计从2025年的6GB提升至2040年的25GB，峰值吞吐量从1.2 TFLOPS提升至50 TFLOPS [86] 半导体封装技术 - 基于Single-Chip的集成方式因成本与良率受限，基于Chiplet的Multi-Chip Integration成为新的系统集成方式，封装架构从2D向2.xD与3D演进 [89][91] - 关键互连间距持续微缩：芯片-基板互连间距从约80-100 μm向40-80 μm发展；芯片-芯片互连间距通过混合键合从约10 μm级向5-10 μm级发展；扇出型RDL线宽/线距目标向~1 μm级发展 [90] - HPC与数据中心是推动封装技术变革的核心场景，这些系统需要基于Chiplet的架构、HBM集成、高密度互连以及电力与冷却的一体化设计 [91] - 封装散热能力需求急剧上升，典型功耗从200-250W（风冷）提升至400-600W（液冷/蒸汽腔），未来面向3D堆叠的需求可能超过800W [90] 量子计算半导体技术 - 在多种量子比特类型中，超导量子比特因与半导体工艺兼容性好、集成性高、门操作速度快，被视为最具现实可行性的路径之一 [92][94] - 量子比特规模持续快速提升：IBM在2021-2023年间相继发布127比特、433比特与1,121比特处理器，2024-2025年在可靠性与纠错率方面取得突破 [94] - 量子计算技术正沿“验证→集成→容错→规模化”路径演进：2024-2025年实现中等规模量子处理器稳定运行；2026-2028年出现数千量子比特级模块化架构；2029-2035年实现容错量子计算机与逻辑量子比特规模化；2036-2040年形成以QPU为核心的量子中心计算平台 [96][97][98]

根据新闻稿，智能集成电路基板提供集成电路芯片与外部读卡器之间的物理和电气接口。当智能卡插 入ATM机或被护照读卡器扫描时，电子信号通过基板表面形成的触点进行传输。该公司指出，传统 上，为了确保低接触电阻、耐腐蚀性和机械耐久性，需要在基板表面镀上金、钯等贵金属。 公众号记得加星标⭐️，第一时间看推送不会错过。 LG Innotek宣布开发出全球首款"下一代智能IC基板"，该基板是信用卡、电子护照和USIM卡等智能 卡的核心组件。该公司表示，这款新型基板在提高产品耐用性的同时，还能将生产过程中产生的碳排 放量减少一半。 这项公告意义重大，因为它重点介绍了一种材料和封装方面的创新，该创新直接影响信号可靠性、长 期磨损以及 ESG 合规性。这些都是从事安全集成电路、卡接口和大批量电子产品制造的工程师需要 考虑的关键因素。 LG Innotek推出全球首款"下一代智能IC基板" LG Innotek于 12 月 22 日宣布，该公司已成功开发出"下一代智能 IC（集成电路）基板"，该基板具 有更高的性能，并且生产过程中产生的碳排放量减少了一半。 智能IC基板是安装IC芯片的关键组件，这些芯片用于存储智能卡（例如信用卡、 ...

核心观点 - 台积电因AI应用驱动先进制程需求旺盛，计划自2026年起连续四年上调先进制程报价，2026年涨幅预计为个位数百分比（3%-10%），此举有望支撑其2026年第一季度业绩淡季不淡，挑战历史最旺第一季度 [1] - 台积电客户为确保先进技术领先优势，正积极预定产能，即便面临涨价，需求依然强劲，AI军备竞赛持续 [1][2] - 为满足持续旺盛的需求并投资先进技术，台积电2026年资本支出预计将维持历史高位，达到420亿美元至450亿美元的历史新高区间 [3] 台积电先进制程与定价策略 - 台积电3纳米以下先进制程因AI应用火热而产能吃紧，供不应求 [1] - 公司已与客户沟通，计划从2026年至2029年连续四年调升先进制程报价，2026年新报价自元旦起生效 [1] - 2026年整体涨价幅度为个位数百分比，旨在反映生产成本上升和产能紧张状况，但具体客户涨幅依采购等级和情况有所不同，研究机构预计涨幅在3%至10%不等 [1] - 台积电对价格问题不予置评，强调其定价策略是策略导向而非机会导向，致力于为客户提供价值 [2] 台积电业绩与需求前景 - 受益于辉达、超微新平台推出及博通等非苹客户扩大AI应用，台积电先进制程需求强劲，支撑2026年第一季度业绩有望淡季不淡，至少持平或小幅季增，挑战历年最旺第一季度 [1] - 客户为确保优先使用最先进技术以保持领先，正踊跃预定先进制程产能，AI军备竞赛未见熄火 [1][2] - 公司定于2026年1月15日召开实体法说会，届时将聚焦第一季度展望及涨价议题 [1][3] 台积电资本支出规划 - 为应对先进制程产能供不应求，台积电预计2026年资本支出将维持在历史高档，目标区间为420亿美元至450亿美元，这将是历史新高 [3] - 公司2025年资本支出目标已设定在400亿美元至420亿美元的新高区间，并强调保持支出弹性，目标是确保营收增速超越资本支出增速 [3] - 2024年前三季度实际资本支出已达293.9亿美元（第一季度100.6亿美元，第二季度96.3亿美元，第三季度97亿美元） [3] - 公司对市场传闻的资本支出预估不予置评，表示以法说会公告为准 [3] 全球半导体资本支出概况 - 研究机构Semiconductor Intelligence推测，2024年全球半导体制造业资本支出预计达1600亿美元，年增长3% [4] - 这一增长主要由台积电和美光的大手笔投资支撑，若扣除这两家公司，2024年全球半导体资本支出可能转为年衰退10% [4]